본 논문에서는 LTCC 및 LTCC-M 기술에 관한 소개 및 그 기술을 이용한 응용 module 제작과 패키징 기술에 관하여 소개한다. 현재 microelectro-packaging 분야에서 연구가 활발히 진행되고 있는 SOP (System-On-a-Package) 패키징 기술을 구현하기위한 수동소자의 내부 실장과 LTCC/LTCC-M 기술을 이용한 패키징이나 소자 제작시 고려되어야 항목들에 대하여 언급하고 LTCC 기술의 응용 모듈 및 LTCC-M 기술의 응용 분야의 하나인 PDP 격벽 제조 기술에 관하여 소개한다.

반도체 공정에서 구리(Cu) 배선의 미세구조와 신뢰성에 대해 연구하였는데, 특히 CVD Cu와 전기도금 Cu를 사용하여 신뢰성에 대한 texture와 결정 구조의 영향을 연구하였다 CVD Cu의 경우 여러 가지 시드층(seed layer)을 사용함으로서, 결정입자의 크기는 비슷하지만 texture가 전혀 다른 Cu 박막을 얻을 수 있었는데, 신뢰성 검사결과 (111) texture를 가진 Cu 배선의 수명이 (200) texture를 가진 Cu 배선의 수명보다 약 4배 가량 길게 나왔다. 전기도금 Cu 박막의 경우 항상 (111) texture를 갖고 있었으며 결정립의 크기도 CVD Cu의 것보다 더 컸다. Damascene 공법으로 회로 형성한 Cu 배선의 경우에도 전기도금 Cu의 결정립 크기가 CVD Cu의 것보다 더 크게 나타났으며, 신뢰성 검사결과 배선의 수명도 더 길게 나타났는데 그 차이는 0.4 $\mu\textrm{m}$ 이하의 미세선폭 영역에서 더욱 현저했다. 따라서 전기도금 Cu가 CVD Cu보다 신뢰성 측면에서 더 우수한 것으로 판명되었다.

기존 형상의 미세 가열기를 이용한 마이크로 시스템 패키징의 문제점을 해결하기 위해 새로운 형상의 미세 가열기를 제작하여 패키징 실험을 실시하였다. 기존 형상의 미세 가열기와 새로운 미세 가열기의 형상을 각각 제작하여 접합시에 미세 가열기에 발생하는 열분포를 IR 카메라를 이용하여 실험하였다. 기존 형상의 미세 가열기가 불균일하게 가열되는 반면, 새로운 형상의 미세 가열기는 매우 균일하게 가열되는 형상을 나타내었다. IR 카메라 실험을 바탕으로 접합 실험을 실시하였다. 접합 실험시 사용한 미세 가열기는 폭 50$\mu\textrm{m}$, 두께 2$\mu\textrm{m}$로 제작하였으며, 0.2 Mpa의 압력을 Pyrex glass cap에 가한 상태에서 150 mA의 전류를 공급함으로서 접합을 완료하였다. 접합이 완료된 시편들에 대해서 IPA를 통한 leakage 실험을 실시하였으며, 기존 형상의 미세 가열기를 이용한 시편들은 66%가 테스트를 통과한 반면 새로운 형상의 미세 가열기를 이용한 시편들은 85% 이상이 테스트를 통과하였다. Leakage 실험을 통과한 각각의 시편들에 대해서 접합력 측정을 실시한 결과, 기존 형상의 미세 가열기를 이용한 시편들은 15~21 Mpa의 접합력을 나타내었고, 새로운 형상의 미세 가열기를 이용한 시편들은 25~30 Mpa의 우수한 접합력을 나타내었다.

Solder flip chip bumping and subsequent coining processes on PCB were investigated to solve the warpage problem of organic substrates for high pin count flip chip assembly by providing good co-planarity. Coining of solder bumps on PCB has been successfully demonstrated using a modified tension/compression tester with height, coining rate and coining temperature variables. It was observed that applied loads as a function of coined height showed three stages as coining deformation : (1) elastic deformation at early stage, (2) linear increase of applied load, and (3) rapid increase of applied load. In order to reduce applied loads for coining solder bumps on PCB, effects of coining process parameters were investigated. Coining loads for solder bump deformation strongly depended on coining rates and coining temperatures. As coining rates decreased and process temperature increased, coining loads decreased. Among the effect of two factors on coining loads, it was found that process temperature had more significant effect to reduce applied coining loads during the coining process. Lower coining loads were needed to prevent substrate damages such as micro-via failure and build-up dielectric layer thickness change during applying loads. For flip chip assembly, 97Pb/Sn flip chip bumped devices were successfully assembled on organic substrates with 37Pb/Sn coined flip chip bumps.

In this paper, global full 3D finite element analysis fatigue models are constructed for flip-chip BGA on board to predict the creep fatigue life of solder joints during the thermal cycling test. The fatigue model applied is based on Darveaux's empirical equation approach with non-linear viscoplastic analysis of solder joints. It was estimated by the creep life as the variations of the four kinds of thermal cycling test conditions, pad structure, composition and size of solder ball. The shortest fatigue life of results was obtained at the thermal cycling testing condition of -65℃ ∼ 150℃. It was increased about 3.5 times in comparison with that of 0℃ ∼ 100℃. As the change of pad structure at the same other conditions, the fatigue life of SMD structure increased about 5.7% as compared with NSMD structure. Consequently, it was confirmed that the fatigue life became short as the creep strain energy density increased in solder joint.

본 연구에서는 전해도금법을 이용하여 플립칩용 Ni, Ni-Cu 합금 UBM (Under Bump Metallurgy) 및 Sn-Ag 무연 솔더 범프를 형성하였다. 솔더 범프의 전해도금시 고속도금 방법으로 균일한 범프 높이를 갖도록 하는 도금 조건 및 도금 기판의 역할로서의 UBM의 영향을 조사하였다. Cu/Ni-Cu 합금/Cu UBM을 적용한 경우 음극시편의 전극 접점수를 증가시켰을 때 비교적 균일한 솔더 범프를 형성시킬 수 있었던 반면, Ni UBM의 경우는 접점수를 증가시켜도 다소 불균일한 솔더 범프를 형성하였다. 리플로 시간을 변화하여 범프 전단 강도 및 파단 특성을 조사하였는데 Ni UBM의 경우 Cu/Ni-Cu 합금/Cu UBM에 비해 전단강도가 다소 낮은 값을 가졌고 금속막이 웨이퍼에서 분리되는 파괴 거동이 관찰되었다.

Heat is always the root of stress acting upon the electronic package, regardless of the heat due to the device itself during operation or working under the adverse environment. Due to the significant mismatch in coefficient of thermal expansion (CTE) and the thermal conductivity (K) of the packaging components, on one hand intensive research has been conducted in order to enhance the device reliability by minimizing the mechanical stressing and deformation within the package. On the other hand the effectiveness of different thermal enhancements are pursued to dissipate the heat to avoid the overheating of the device. However, the interactions between the thermal-mechanical loading has not yet been address fully. in articular when the temperature gradient is considered within the package. To address the interactions between the thermal loading upon the mechanical stressing condition. coupled-field analysis is performed to account the interaction between the thermal and mechanical stress distribution. Furthermore, process induced defects are also incorporated into the analysis to determine the effects on thermal conducting path as well as the mechanical stress distribution. It is concluded that it feasible to consider the thermal gradient within the package accompanied with the mechanical analysis, and the subsequent effects of the inherent defects on the overall structural integrity of the package are discussed.

The Sn-Cu eutectic solder bump formation ($140{\mu}{\textrm}{m}$ diameter, $250{\mu}{\textrm}{m}$ pitch) by electroplating was studied for flip chip package fabrication. The effect of current density and plating time on Sn-Cu deposit was investigated. The morphology and composition of plated solder surface was examined by scanning electron microscopy. The plating thickness increased with increasing time. The plating rate increased generally according to current density. After the characteristics of Sn-Cu plating were investigated, Sn-Cu solder bumps were fabricated on optimal condition of 5A/dm$^2$, 2hrs. Ball shear test after reflow was performed to measure adhesion strength between solder bump and UBM (Under Bump Metallization). The shear strength of Sn-Cu bump after reflow was higher than that of before reflow.

The possibility of SnCuX Solder as alternative for Pb-free Solder have been investigated in this study. SnCuX Solder balls(500${\mu}{\textrm}{m}$) were placed on Si-wafer which is Al/Ni/Cu(500nm/$4{\mu}{\textrm}{m}$/$4{\mu}{\textrm}{m}$)UBM layer. After reflow soldering at $250^{\circ}C$, shear strength and microstructure were analyzed. The results showed that the shear strength(500gf) of SnCuX was higher than that of SnCuX at $230^{\circ}C$ and $Cu_6Sn_5$ intermetallic compounds were formed between Cu and SnCuX Solder layers

Zinc-Magnesium borosilicate 유리에 CaF$_2$입자를 충진재로 첨가하여 혼합체의 소결거동, 결정화 거동 및 최종 소결체의 마이크로파 유전특성을 측정하였다. CaF$_2$첨가는 유리의 점도를 감소 시켜 결정화 및 수축개시온도를 감소시켰다. 이러한 CaF$_2$의 최대 첨가량은 주어진 유리조성에 있어서 15 vol. % 이었다. 이러한 소결성 및 결정화 개시온도의 변화는 모 유리와 CaF$_2$의 반응에 의한 결과로 보여지며 이 반응은 결정상의 변화나 이차상의 형성에는 영향을 미치지 않았다. 따라서 유전율 6.1에 품질계수가 40000GHz 인 CaF$_2$입자를 15 vol.% 첨가시 유전상수는 7.1에서 5.6로 품질계수는 2200에서 5000GHz로 유전특성이 향상되었고 소결온도는 75$0^{\circ}C$이었다.

패키지 기술의 개발은 저비용, 고성능, 높은 패키징 효율의 추세로 가고 있다. 이러한 추세에 따라 기판재료의 개발 및 구조의 변형이 요구된다. 패키지의 한 형태인 MCM(Multi-Chip Module)에 연성기판을 사용할 경우 fine pattern이 가능하고 부피가 작기 때문에 패키지의 효율이 좋고 또한 reel to reel process에 적용이 가능하기 때문에 대량생산의 이점을 가지고 있다. 연성기판은 좋은 전기적 특성을 가진 polyimide와 구리 층으로 구성된다. 그러나 polyimide와 구리 계층 사이에 약한 접착력과 구리로의 polyamic acid의 diffusion, 다층 기판의 제조의 어려움 등의 문제점을 남겨두고 있다. 본 연구는 일반적인 polyimide/copper가 구조가 가지고 있는 문제점을 해결하고 구리 패턴을 제작하기 위해 에칭을 쓰는 것을 배제함으로 fine pattern을 이루어 내었으며 전기도금으로 완전하게 채워진 pluged via을 사용함으로 각층간의 연결에 신뢰성을 부여하였다. 또한, 연성기판의 구조적인 문제점인 해결하여 다층 연성기판을 제조하려고 한다.

B $i_{3.3}$L $a_{0.7}$ $Ti_3$ $O_{12}$(BLT) 강유전체 박막을 $Al_2$ $O_3$/Si 기판위에 졸-겔(sol-gel)법으로 스핀 코팅하여 Metal-Ferroelectric-Insulator-Silicon (MFIS) 구조를 형성하였다. 박막의 결정화를 위해 as-coated 박막을 산소분위기에서 $650^{\circ}C$ 및 $700^{\circ}C$에서 30분 동안 후속열처리를 실시하였다. BLT 박막의 열처리 온도를 $650^{\circ}C$에서 $700^{\circ}C$로 증가시킴에 따라서 c축으로 우선 배향되는 경향을 보였으며, FWHM 값이 감소하여 결정성이 향상됨을 확인할 수 있었다. $700^{\circ}C$에서 열처리된 BLT 박막의 memory window는 약 2.5V (인가전압 5V)를 나타내었으며, 누설전류는 약 1.5x$10^{-7}$ A/$\textrm{cm}^2$를 나타내었다.다.다.

n형 SiC를 이용한 오옴성 접합을 알아보고자 Cu/Si/Cu 형태의 접합실험을 실시하였다. 오옴성 접합의 형성을 위하여 Cu/Si/Cu를 증착 하고 열처리를 시행하였다. 열처리는 RTP를 이용한 진공상태의 2-step 방법으로 시행하였다. 접합에 계산을 위하여 TLM구조로, 면 저항(Rs), 접촉저항(Rc), 이동거리(L$_{T}$), 패드간거리(d), 저항(R$_{T}$)값을 구하면 접합비 저항(Pc) 값을 알 수 있다. 이로 인한 결과 값은 접촉저항 값은 2$\Omega$이었고, 이동간 거리는 1$\mu\textrm{m}$이었으며 접합비저항($\rho$c)=1.0x$10^{-6}$ $\Omega$$\textrm{cm}^2$ 값을 얻을 수 있었다. 물리적 변화를 AES 및 XRD를 이용하여 알아보았다. SiC 계면 상에 Cu의 변화로 인한 silicide형성이 이루어짐을 알 수 있었다.있었다.

반도체 패키징 열관리 재료로 널리 사용되는 W-Cu 시스템을 택하여 대면적 양산성이 낮은 기존의 공정과는 달리 테입캐스팅 공정을 적용하여 W-Cu 박판재를 그린 테잎 형태로 제조하여 탈지후 소결하는 저비용 양산화 공정을 개발하였다. 테입 캐스팅, 적층 및 탈지, 소결공정을 거쳐 제조하였고, 이때 탈지 및 소결조건에 따른 미세조직, 소결밀도, 변형등의 물성을 분석함으로써 휨과 변형이 최소화된 W-Cu 박판재를 제조할수 있었다.

전기 전자 제품에 사용되는 반도체 칩이나 부품들은 작동시 발열을 하게 되며 이러한 열은 적절히 제거되지 않은 경우 전기 전자 제품의 오작동을 유발시키는 요인이 된다. 발열부품이 작동할 때 발생되는 열을 제거하기 위해서 히트싱크나 냉각팬과 같은 구조를 발열 부품 장착시 같이 설치하는 방법이 일반적으로 사용되는 냉각구조 형태지만 이와 같은 냉각 구조는 최근의 전기 전가 제품의 소형화 추세에 부응하는데는 한계가 있다. 따라서 이러한 냉각 구조의 한계를 보완하기 위한 방안으로써 소형화한 히트싱크, 즉 두께와 방열의 중요 요인이 되는 히트싱크의 방열핀의 크기를 나노미터 단위에서 밀리미터 단위로 제조한 마이크로 히트 싱크를 제조하여 그 효용성에 대해 연구하고자 하였다. 마이크로 히트싱크의 제조는 균일한 포어를 포함한 폴리머 멤브레인에 열전도성이 뛰어난 금속을 무전해 도금하는 방법으로 제조하였으며 주사현미경으로써 관찰하였다.

무선 통신 시스템의 광대역화에 따라 수십GHz 이상에서의 시스템 구성이 필요하다. 이러한 시스템의 상용화를 위해서는 수십GHz 이상에서의 고주파 특성 만족과 저비용의 공정이 요구된다. 본 연구에서는 후막 리소그라피 공정을 이용하여 미세라인 특성에 민감한 BPF를 설계.제작하였다.

본 연구에서는 LTCC(Low temperature co-firing ceramic) 기술을 기반으로 한 적층 공정을 이용하여 최근 시장 수요가 증가하고 있는 2.4 GHz ISM(Industral science and medical) 대역의 대역통과 필터를 제작하였다. 또한 제안된 설계방식은 2.0$\times$l.2$\times$0.8㎣ 사이즈의 초소형 필터의 구현이 가능케 하였다. λ/4 공진기의 한쪽에 부하 캐패시터를 적절히 형성시켜 공진기의 길이를 짧게 하는 효과와 더불어 공진기의 Q값과 저지대역 감쇄특성을 향상시킬 수 있었다. 제안된 필터는 결합 스트립 공진기의 커플링 계수와 외부단자 Q값을 요구 사양에 맞게 최적화하여 이를 3차원 구조로 설계되었다. 제작된 대역통과 필터는 시뮬레이션을 통한 설계값과 매우 유사한 경향성을 보여주었다.

유리내부에 수십나노크기의 Ag 금속입자를 생성시키기 위한 연구를 진행하였다. 본 연구에서는 규산염계 유리에 Ag와 Ce을 첨가하여 환원분위기에서 유리를 제조함으로서 Ce$^{3+}$ 를 유리내에 생성시킬 수 있었으며, 또한 레이저조사(irradiation)를 통하여 Ag+이온의 금속입자 환원을 도울 수 있었다. 또한 레이저 조사시간에 따른 금속입자의 변화를 관찰하고자 하였으며, 이와 같은 과정으로 생성된 금속입자함유 유리를 열처리함으로서 나타나는 열적특성을 평가하여 금속입자가 결정화과정에 미치는 영향을 평가하고자 하였다. 유리내에 존재하는 나노금속입자를 투과전자현미경 (TEM)을 통하여 확인하였으며, 시차주사열량분석법(DSC)을 통해 유리의 결정화거동을 평가하였다. 또한 Photo Luminescence 측정을 통한 유리내부의 Ce이온의 전자상태를 관찰하였다.

PDP등의 각종 전자부품에 사용되는 Ag paste 의 frit은 주로 PbO를 주성분으로 하는 물질이 사용되어왔다. 그러나 이러한 Pb계 재료는 환경유해한물질로 규제대상이 되고 있다. 이에 대비하여 본 연구에서는 Bi$_2$O$_3$을 주성분으로 하여 B$_2$O$_3$, SiO$_2$, A1$_2$O$_3$가 함유된 새로운 frit을 개발하였다. TMA등을 이용하여 열적 특성을 관찰하였으며, 전극용 Ag-Paste를 제조한 후 스크린프린팅하여 인쇄성과 미세구조를 관찰하였고, 전기저항 및 소성두께를 측정하였다. 또한 전이온도, 연화점, 열팽창계수등을 조사하여 기존의 Pb함유 frit과 물성을 비교하였으며 PDP용 Ag전극에 적용하는 새로운 frit으로의 가능성을 검토하였다.

환경에 관한 관심이 증대되면서 Sn37Pb 솔더를 대체하기 위한 새로운 무연솔더의 개발이 진행되고 있다1). 또한 연구의 초점이 되고 있는 것이 플럭스의 사용에 관한 것이다. 플럭스는 솔더의 산화막을 제거하는데 필수적이지만, 플럭스 세정제의 독성 문제로 무플럭스 솔더링에 대한 관심이 크게 증대되고 있다2),3). 무플럭스 솔더링의 방법에는 여러 가지가 있으며, 그 중 한가지가 플라즈마를 이용한 방법이다4). 본 연구에서는 솔더표면의 이물질과 산화막을 제거하기 위한 플라즈마 처리가 접합 후, 접합부에 미치는 영향에 대해서 알아보았다. 기판은 Evaporator를 이용하여 Au/Cu/Ni/Al UBM을 증착한 Si-wafer를 사용하였다. 사용된 솔더는 Sn37Pb, Sn3.5Ag와 Sn3.5Ag0.7Cu 솔더볼이며, 열중 및 적외선 겸용 리플로 머신과 Ar＋H$_2$를 이용한 플라즈마 에쳐를 사용하여 범프를 형성하였다. 플라즈마 처리가 계면의 미세조직과 기계적 강도에 끼치는 영향을 알아보기 위하여 플라즈마 처리된 시편과 리플로 한 후의 시편을 비교 분석하였다. 전단시험기로 계면의 강도를 측정하였으며, 주사전자현미경으로 범프의 표면과 계면 및 전단파면을 관찰하고 이에 대하여 고찰하였다. 산화막제거를 위한 플라즈마 처리가 저음점인 솔더의 미세조직을 기존의 솔더링 접합부와는 다르게 변화시킴으로써 솔더부의 전체적인 특성에 영향을 끼치는 것을 알 수 있었다.

본 연구에서는 공침법에 의한 초미세분말을 이용하여 제조된 (NiCuZn)-ferrite와 건식법을 이용하여 제조된 (NiCuZn)-ferrite의 저온소결 특성 및 전자기적 특성을 상호 비교 분석하였다. 조성은 (N $i_{0.4-x}$C $u_{x}$Z $n_{0.6}$)$_{1+w}$(F $e_2$ $O_4$/)$_{1-w}$에서 x의 값을 0.2, w의 값은 0.03으로 고정하였고, 소결은 공침법으로 합성된 분말의 경우 초기열처리과정을 거쳐 최종적으로 90$0^{\circ}C$에서, 건식법의 경우 11$50^{\circ}C$의 온도에서 진행하였다. 그 결과, 공침법으로 제조된 (NiCuZn)-ferrite는 건식법으로 제조된 (NiCuZn)-ferrite보다 20$0^{\circ}C$이상 낮은 소결온도에서 높은 소결밀도 값을 가졌으며, 품질계수 등 칩 인덕터에서 중요한 요소인 전자기적 특성이 우수하게 나타났다. 또한, 공침법으로 합성된 페라이트는 분말의 초기열처리온도에 따라 최종소결 특성이 크게 변하였다. 그밖에 공침법과 건식법으로 합성한 (NiCuZn)-ferrite의 결정성, 미세구조들을 XRD, SEM, TEM을 이용하여 비교 고찰하였다.하였다.다.

In this research we have investigated the characteristics of ultra thin $HfO_2 /SiON$stack structure films using several analytical techniques. SiON layer was thermally grown on standard SCI cleaned silicon wafer at $825^{\circ}C$ for 12sec under $N_2$O ambient. $HfO_2 /SiON$$_4$/$H_2O$ as precursors and $N_2$as a carrier/purge gas. Solid HfCl$_4$was volatilized in a canister kept at $200^{\circ}C$ and carried into the reaction chamber with pure $N_2$carrier gas. $H_2O$ canister was kept at $12^{\circ}C$ and carrier gas was not used. The films were grown on 8-inch (100) p-type Silicon wafer at the $300^{\circ}C$ temperature after standard SCI cleaning, Spectroscopic ellipsometer and TEM were used to investigate the initial growth mechanism, microstructure and thickness. The electrical properties of the film were measured and compared with the physical/chemical properties. The effects of heat treatment was discussed.

DRAM용 capacitor의 차세대 전극물질 후보 중의 하나인 Ru 박막을 고밀도의 ECR 플라즈마를 이용하여 식각 특성 및 식각 메커니즘을 알아보고자 하였다. 식각시 Ru은 oxygen들과 결합을 하여 RuO2 화합물들을 생성하고 RuO2 화합물들은 다시 oxygen들과 결합을 함으로써 휘발성이 강한 RuOx 화합물들을 생성하였다. 하지만 이러한 식각이 이루어지기 위해서는 oxygen이온들에 의한 충돌이 필요하며, Cl과 F 가스들을 첨가가 의해 충돌 이온의 에너지가 증가되어 RuO2와 O radical들의 반응성을 향상시켰다. 이에 휘발성이 좋은 RuO4들의 형성속도를 증가시킴으로써 식각 속도를 향상시킬 수 있었다.

본 연구에서는 개인 통신기의 핵심부품인 초소형 세라믹 칩 안테나 (SMD형) 개발의 무선회로 설계 기술, 초소형 설계기술, 표면실장기술, 소형화 SMD기술, Test기술 및 설계기반 마련 및 대외 경쟁력 있는 초소형 세라믹 칩 안테나 (SMD형) 개발의 초소형화 기술을 확보하였다. 중심주파수는 2442.5MHz(Type), 반사손실은 -l0dB이하, 정재파비는 2max, xy의 최대 이득은 -2dB 이상, size는 0.05ccmax이다.

This paper deals with the stress singularity induced at the interface corner between the elastic substrate and the viscoelastic thin film as the polymeric film absorbs moisture from the ambient environment. The boundary element method is employed to investigate the behavior of Interface stresses. The order of the singularity is obtained numerically for a given viscoelastic model. It is shown that the stress singularity factor is relaxed with time, while the order of the singularity increases with time for the viscoelastic model considered.

A multilayer two-stage bandpass filter using dissimilar low-temperature cofired-ceramic (LTCC) materials is proposed in this paper. The proposed bandpass filter is composed of ceramic substrates with different dielectric constant instead of single ceramic material from top to bottom layer. Inductive elements are designed in a low permittivity ceramic layer to reduce parasitic effects and loss, while capacitive elements are designed in a high pertimitivity ceramic layer for size reduction. The center frequency of the proposed filter is 1.842 GHz, and the performance of the filter is analyzed and compared with the conventional LTCC filter with single material in terms of integration density, size reduction, and performance improvement.

We fabricated and characterized a millimeter-wave ceramic package in a frequency range from 6 to 40㎓ using the LTCC(Low Temperature Cofired Ceramic) Technology and TRL(Thru-Reflect-Line) calibration method. From these measurement results, the fabricated feed-through structure achieved 0.5 dB, 14 dB of the insertion loss and the return loss at 30 GHz respectively. This ceramic package will be useful for MMIC(Monolithic Microwave Integrated Circuit) modules.

Thermal management is very important for the success of high density circuit design in LTCC. To realized more accurate thermal analysis for structure design, a series of simple thermal resistance measurement by laser flash method and parametric numerical analysis have been carried out. The design of via filled material would be useful in thermal management of power devices.

최근 세라믹 칩 부품과 모듈등의 통신 부품에 관한 연구가 활발히 진행되고 있는 가운데 내장형 수동소자를 이용한 세라믹 3차원 모듈 개발에 관한 연구가 많은 연구 그룹에서 진행되고 있다. LTCC 시스템은 가격이 저렴하고 공정이 안정적이고 전기적 특성에서도 손실값이 작은점등의 많은 장점을 가지고 있다. 이러한 전기적 특성은 사용하는 재료의 물성에 직접적인 영향을 받게 된다. 사용 재료는 크게 도체와 유전체로 나뉘어질 수 있으며 특히 도체의 특성이 설계된 패턴에 의한 소자 특성에 큰 영향을 주게 된다. 본 연구에서는 금속 함량과 금속 입자 크기를 변화시킨 도체 페이스트를 직접 제작하고 스트립라인 레조네이터에 적용되었을 때의 6 ㎓ 까지의 고주파 특성을 비교 분석하였다.

LTCC에 내장되는 RF 수동소자에 대한 정확한 회로 모델은 RF 모듈을 구성하는데 상당히 효과적인 길을 제공한다. 특히 부득이한 기생성분에 대한 고찰은 반드시 필요하다. 본 연구에서는 3차원 구조에서 발생하는 기생 성분에 대한 고찰을 하였다.

Silver pastes for inner conductor in the Low Temperature Co-fired Ceramics (LTCC) are composed of silver powder, binder, solvent and additives. The composition of the chemicals have influence on rheology, printability, shrinkage rate, etc. In this study, commercial Ag pastes and Ag pastes made in KETI were investigated to find the relationship between characteristics of Ag paste and solid contents. Ag pastes with 68~90 wt% Solid Contents were tested. Substrate/paste matching property and conductivity of the conductor lines showed large dependence on solid contents of Ag paste.

본 논문에서는 파워 아일랜드(power island)에서 발생되는 잡음 전달을 개선하는 방법에 대해서 연구하였다. 일반적으로 파워 아일랜드는 각 파워 버스(power bus)의 구조적 공진에 의해 잡음 전달이 증가하는 단점이 있다. 따라서 본 논문에서는 두 가지의 잡음 전달 개선 방법을 제시하였다. 첫 번째로 잡음원의 위치를 변화시킴으로서 구조적 공진을 억제하였다. 두 번째로 공진이 발생할 경우 잡음 전달을 감소시키기 위해서 EGI(Elevated Ground Island)를 제안하였다. 해석결과, 잡음원의 위치에 따라 파워 버스의 공진을 최소로 감소시켰으며, EGI를 이용하여 잡음 전달을 효과적으로 감소할 수 있었다.

A1$_2$ $O_3$기판재료의 $K_{IC}$ 증가를 위한 재료설계를 시도하였다. 먼저 A1$_2$ $O_3$기판을 구성하는 A1$_2$ $O_3$다층구조물에 적절한 다공성 중간층을 삽입하는 샌드위치 구조물을 제조하였다. 제조된 A1$_2$ $O_3$구조물의 미세구조를 관찰하였고, Vickers 경도와 three-point bending test를 통해서 단일조성 구조물과 샌드위치 구조물의 경도와 인성 측정치를 비교하였다. 다공층을 삽입한 A1$_2$ $O_3$샌드위치 구조물의 Single-Edge Notched Beam이 단일 조성의 구조물에 비해 파괴강도와 인성이 향상되는 결과를 얻었다.

본 연구에서는 아이솔레이터(Isolator)의 핵심소재로 사용되는 YIG-ferrites를 수열합성법에 의해 초미세 분말로 합성하고, 합성된 분말을 원료로 사용하여 제조 공정된 YIG-ferrites 소결체의 미세구조와 전자기적 특성에 관하여 고찰하였다. 수열합성법(Hydrothermal synthesis method)으로 YIG［ $Y_3$F $e_{5}$ $O_{12}$］분말을 먼저 합성하고 Ca, V, In, Al 등을 첨가시킴으로서 $Y_{2.1}$C $a_{0.9}$ $Y_{4.4}$ $V_{0.5}$I $n_{0.05}$ $O_{12}$의 조성을 지닌 시편을 제조하였다. 초기열처리는 30$0^{\circ}C$에서 90$0^{\circ}C$의 온도 범위에서 15$0^{\circ}C$간격으로 진행하였다.. 그 결과 75$0^{\circ}C$로 초기열처리 하였을 경우 단일 YIG peak가 나타남을 알 수 있었다. 수열합성법으로 제조된 YIG 소결시편의 전자기적 특성은 일반 시약급원료를 사용하여 제조된 소결시편과 비교하여 마이크로파 특성을 평가하였다. 그밖에 YIG-ferrites의 결정성, 미세구조, 자기적 특성, 마이크로파 특성을 XRD, SEM, VSM, Network Analyzer를 이용하여 고찰하였다.여 고찰하였다.다.다.다.다.

Mignetron sputter 장비를 이용하여 극자외선 노광공정용 Mo/Si 다층박막을 증착하였다. 증착 시편과 동일한 조건에서 수행된 시뮬레이션과 측정된 반사도 값을 비교하였고, d-spacing, 밀도, interface layer, 입사각 둥이 반사도에 어떠한 영향을 미치는지에 대하여 고찰하였다. 또한 측정된 반사도 그래프에 근접한 조건을 조사하였다. 이를 통하여 Mo/Si 다층박막의 반사도에 영향을 미치는 인자들과 그 영향에 대하여 알 수 있었다.

본 연구는 친환경재료로서 생체, 전자, 환경재료로서 관심이 증가하고 있는 인산염계 저융점 유리의 열적특성 및 결정화에 대한 연구를 진행하였다. $K_2$O-CaO-P$_2$O$_{5}$ 삼성분계 인산염 유리에 대해 P$_2$O$_{5}$ 함량이 40~60mo1% 범위의 조성을 선정하여 전통 용융법에 의해 제조하였으며, 제조된 유리의 전자 패키징 및 저온소결 첨가제용 frit으로의 적용 가능성을 평가하기 위한 기초 연구로서, DSC, TMA를 통해 열적특성을 평가하였다. 제조된 유리의 연화온도는 320-5$50^{\circ}C$였으며, 열팽창 계수는 26~60$\times$$10^{-6}$/$^{\circ}C$의 범위였다. 제조된 유리의 열분석 결과로부터 최적 결정화 온도를 조사하였으며, 결정화 유리를 제조하여 XRD을 통해 결정상을 조사하였다.

현재의 광통신, 이동통신 및 디지털 시대에서는 보다 소형화되고, 대용량의 데이터 저장 및 다기능 소자에 대한 요구가 많아지고 있다. 이러한 전자 산업 환경에서 MEMS 소자는 여러 요구조건을 만족시킬 수 있는 특징을 갖추고 있으며 실제 소자의 제작에 있어서 MEMS 소자를 이용하여 여러 물리 및 화학 센서 및 Actuator 제작에 응용이 되어지고 있고 Optical switch, Gyroscope, 적외선 어레이 센서, 가속도 센서, 위치 센서 등 여러 분야에서 실용화가 진행되어지고 있다. MEMS 구조물의 packaging 방법에 있어서는 내부 MEMS 소자의 동작을 위한 외부 환경으로부터의 보호를 위하여 Hermetic sealing에 대한 요구를 만족시켜야 한다. 본 발표에서는 이와 같은 MEMS device의 진공 패키지를 구현함에 있어서 기판 내부에 수동소자를 실장할 수 있는 LTCC 기술을 이용하여 진공 패키징하는 방법에 대하여 소개한다. 본 기술을 이용하는 경우 기존의 Hermetic sealing 이외에 향후 적층 기판 내부에 수동소자를 내장시켜 배선 길이 및 노이즈 성분을 감소시켜 더욱 전기적 성능을 향상시킬 수 있는 장점이 있게된다. 본 논문에서는 LTCC 기판을 이용하여 패키징 시킨 후, 내부 진공도에 영향을 줄 수 있는 계면들에서의 시간에 따른 진공도 변화의 특성치를 측정하여 LTCC 기판의 Hermetic sealing 특성에 관하여 조사하였다.

현존 최고의 효율 특성을 나타내고 있는 PERL 전지와 유사한 구조를 갖는 PM 전지와 에피텍셜 베이스구조를 갖는 새로운 Si EBS 태양전지를 제작하여 이들의 효율특성을 비교 분석하였다. 본 실험에서 EBS 전지는 이미터 표면의 형상에 따라 EBS-T 전지와 EBS-P 전지로 구분되고 있다. EBS-T 전지는 EBS-P 전지에 비해 약 15%, PIN 전지에 비해 약 60%의 효율 개선 효과가 있었다.