

# 에피택셜 베이스 구조를 이용한 실리콘 태양전지의 효율개선 (Efficiency improvement of Si solar cell using epitaxial base structure)

장지근, 임용균, 정진철, 조재욱, 황용운  
단국대학교 전자컴퓨터공학부

## Abstract

현존 최고의 효율 특성을 나타내고 있는 PERL 전지와 유사한 구조를 갖는 PIN 전지와 에피택셜 베이스구조를 갖는 새로운 Si EBS 태양전지를 제작하여 이들의 효율특성을 비교 분석하였다.

본 실험에서 EBS 전지는 이미터 표면의 형상에 따라 EBS-T 전지와 EBS-P 전지로 구분되고 있다. EBS-T 전지는 EBS-P 전지에 비해 약 15%, PIN 전지에 비해 약 60%의 효율 개선 효과가 있었다.

## 1. Introduction

태양전지의 재료로 실리콘(Si)은 전기 광학적, 물리화학적 성질이 잘 알려져 있으며 제조비용과 효율 및 안전성면에서 복합적 경쟁력이 가장 우수한 반도체이다.<sup>1-3)</sup>

최근의 고효율 Si 태양전지에 적용되는 기술로는 texturing 기술<sup>4)</sup>, 불순물농도 조절기술<sup>5)</sup>, passivation 기술<sup>6)</sup>, 전극 설계 기술, BSF(back surface field)기술<sup>7,8)</sup>등을 들 수 있다. Si 태양전지로부터 20% 이상의 변환 효율을 기록한 최초의 소자는 PESC(passivated emitter solar cell)<sup>9)</sup> 전지이다. 이 소자는 BSF층을 형성하고, 광반사 손실을 줄이기 위해 microgroove etching과 이중 AR막(anti-reflection layer) 기술을 채택하고 있다.

이후 Stanford 대학에서 PC(point-contact) 구조<sup>10)</sup>, UNSW에서 PERL(passivated emitter rear locally diffused) 구조<sup>11)</sup>등 20% 이상의 고효율 태양전지들이 발표되었다. 그러나 PERL, PESC, point-contact형 태양전지는 여러번의 불순물확산과 고온산화, lithography 과정이 필요하여 제조공정이 복잡하고, 단가가 비싸다는 단점이 있다.

본 연구에서는 PERL 구조와 유사한 PIN 구조의 태양전지와 에피택셜 베이스 구조(epitaxial base structure : EBS cell)를 갖는 새로운 태양전지를 제작하여 이들의 전기 광학적 특성을 비교 분석하였다. EBS 소자는 surface texturing 적용 여부에 따라 EBS-T(textured)구조와 EBS-P(planar) 구조로 구분된다.

## 2. Experimental Procedure

PIN 및 EBS 전지용으로 texturing 마스크, p<sup>+</sup>-확산 마스크, n<sup>+</sup>-확산 마스크, 금속-반도체 접촉 마스크, 전극 마스크를 제작하였으며, 비저항이 500 $\Omega$ -cm인 p<sup>-</sup>(100) 웨이퍼를 PIN 전지의 기판으로, p<sup>+</sup>(111)구조 ( $\rho=0.01\Omega$ -cm) 상에 약 16 $\mu$ m 두께의 p<sup>-</sup> 에피층 ( $\rho=100\Omega$ -cm)을 갖는 웨이퍼를 EBS 전지의 기판으로 사용하였다. PIN 시료와 EBS-T 시료의 표면을 등방성으로 식각하여 texturing 하고 산화막을 제거한 후 EBS-P 시료를 합류시켜 약 6000 $\text{\AA}$ 의 field oxide를 형성하였다. 이후 p<sup>+</sup> 확산 마스크를 이용하여 소자간의 격리 영역과 전지의 뒷면을 개방하여 붕소(boron)를 확산( $R_s=60\Omega/\square$ )하였다. 다음으로 웨이퍼 뒷면의 산화막을 보호한 상태에서 인(phosphorous)을 확산( $R_s=5\Omega/\square$ )하였으며 산화막을 모두 제거하고 약 1000 $\text{\AA}$ 의 thermal oxide를 AR막으로 성장시켰다.

마지막으로 뒷면의 AR막을 보호한 상태에서 금속-반도체 접촉 창구를 개방한 후 전극을 형성하고 금속-반도체간의 오염성 접촉을 위한 alloy 공정을 실시하였다.

Fig. 1은 제작된 소자들의 단면구조이며 Fig. 2는 실물사진이다.

### 3. Result and Discussion

Spectral Energy Corp.의 SS 1000 × solar simulator와 HP 4145B semiconductor parameter analyzer를 이용하여 제작된 소자들의 전기 광학적 특성을 조사하였다. Fig. 3은 제작된 PIN 소자의 전기·광학적 특성이다.

PIN 전지의 개방전압은 약 0.4V, 단락전류는 약 450 $\mu$ A, 충실도는 약 0.5로 나타나고 있으며 출력 전력을 유효전지면적 (1.1cm<sup>2</sup>) × 입사광 전력(1mW/cm<sup>2</sup>)으로 나눈 효율은 약 8.2%로 나타나고 있다.

실험에서 제작된 PIN 전지는 PERL 전지와 유사한 구조를 갖지만 그에 크게 미치지 못하는 값을 보였는데, 이는 소자제작 기술의 제한에서 발생하는 반도체 표면의 전자-정공 재결합과 누설전류에 원인이 있는 것으로 판단된다.

Fig. 4는 PIN 전지에 대한 EBS 전지의 상대적 효율 파라미터들을 보여 주고 있다. 실험결과, EBS-T 전지는 PIN 전지에 비해 최대 60%의 효율 증가를 가져왔으며 surface texturing을 실시함으로써 planar type(EBS-P)에 비해 약 15%의 효율개선을 보이고 있다.

### 4. Conclusion

Si 태양전지의 효율특성을 개선할 수 있는 구조로 PIN 전지 및 EBS 전지를 설계, 제작하여 그 특성을 비교 분석하였다. 제작된 전지들의 효율은 PIN 전지를 기준으로 하여 planar형 EBS 전지는 1.4배로, textured 표면을 갖는 EBS 전지는 1.6배로 나타났다.

EBS 전지는 이미터 영역을 passivation하고 양호한 Si-SiO<sub>2</sub> 계면을 얻을 수 있는 공정 기술이 확보되면 고효율 Si 태양전지로서의 제작이 기대된다.

### References

1. K.S Kim and C.P Hong; Bulletin of the Korea Inst. of Met. & Mat., Vol. 7 , No. 1 (1994).
2. D. Kim, et al.; Bulletin of the Korea Inst. of Met. & Mat., Vol.10, No. 1 (1997).
3. E.S. Yang; Microelectronic Devices. McGraw-Hill (1988).
4. S.M. Sze; Physics of Semiconductor Devices, 2nd ed., John Wiley & Sons, Inc., (1981).
5. C.T. Sah, et al.; IEEE Trans. on Electron Devices, Vol. 25, No. 1 (1978).
6. P.A. Iles; J. Vac. Sci. Technol., Vol. 14, No. 5 (1977).
7. Jerry G. Fossum, et al.; IEEE Trans. on Electron Devices, Vol. 27, No.4 (1980).
8. S.R. Dhariwal ; Solid State Electronics, Vol. 24, No. 12 (1981).
9. J. Gee and S.Wenham; 23rd IEEE Photovoltaic Specialists Conference Tutorial Notebook, Advanced Processing of Silicon Solar Cell, IEEE (1993).
10. Sinton, R. A., Y.Kwark, J.Y. Gan and R.M. Swanson; IEEE Trans. Electron Devices, Vol. EDL-7 (1986).
11. M. A. Green, J. Zhao and S. R. Wenham; IEEE Electron Device Letters, Vol. 13, No. 6 (1992).




Fig. 1 제작된 소자들의 단면구조




Fig. 2 제작된 소자의 사진




Fig. 3 PIN 소자의 전류-전압특성




Fig. 4 효율 파라미터 비교