부호율 r=b/n인 2진길쌈부호의 부등 비트오류 제어특성을 해석한다. Viterbi 복호되어 나온 b비트로 구성된 정보벡터에서 각 비트가 갖는 오류확률은 서로 다를 수 있다. 따라서 각 비트의 오류제어 성능은 그외 다른 비트의 오류제어 성능과 다를 수 있다. 이러한 부등 비트 오류특성은 DPCM 시스템의 표본 데이타를 전송할 때 전송상에서 신호대 잡음비의 개선을 위해 적용될 수 있다.

本 論文에서는 線刑 2元 블럭 符號에 대한 軟判定 復號 알고리듬을 제안하였다. 이 알고리듬은 블록 誤謬 確率을 最小化하기 위한 것이다. 提案된 알고리듬을 기存의 다른 復號法과 비교하기 위하여(7,4) Hamming 符號와(23,12)Golay 符號에 대한 컴퓨터 시뮬레이션을 수행하였다. 그 결과, 提案된 알고리듬의 乎均 硬判定 復號 回數는 항상 2以下이며 信號對 雜音比가 충분히 클때 1에 접근하였다. 즉, 기存 다른 復號法에 비하여 復號의 複雜度가 減少되었음을 확인하였다.

지금까지 마이크로웨이브 영상은 주로 파수영역의 해석에 의해 2차원 푸리에 역변환으로 물체의 영상을 재현하였다. 본 논문에서는 공간영역에서 코히어런트 단층촬영 방법으로 영상을 제한할 수 있는 새로운 식을 유도하고 X-ray 단층촬영에 널리 이용되고 있는 filtered-backprojection 알고리듬을 적용하여 line 및 원통 도체에 대한 영상을 수치계산에 의해 재현하였다. 제시된 공간영역의 해석은 기존의 파수영역의 문제점인 interpolation 및 원점에 대칭인 도체의 영상재현시 나타나는 영상의 artifact을 완전히 해결할 수 있음은 물론, 보다 좋은 영상의 질을 얻을 수 있었다. 또한 파수영역의 해석과는 달리, 모멘트 방법을 적용하여 좁은 주파수 대역폭으로도 초고해상도를 얻을 수 있는 가능성을 line 물체의 영상을 통해 보였다.

외삽기법을 시용하여 실내의 소형 안테나 레이지에서 안테나 이득을 측정할 수 있는 시스템을 개발하였다. 외삽기법은 안테나의 절대이득 측정에 보통 사용되는 2-안테나 방법과 유사한데 가까운거리 구간에서 수신되는 신호의 크기를 거리의 함수로 연속적으로 측정한 후 외삽법을 사용한 신호처리로 무한거리에서 수신되는 신호의 크기를 계산함으로써 안테나의 원역장 이득을 구할 수 있다. 또한 원역장 이득과 근역보정인자를 결합하여 근역장 이득을 안테나로부터의 거리의 함수로 구하는 것도 가능하다. 이 외삽기법을 사용하여 측정한 표준이득 혼 안테나와 OEC 안테나의 이득 측정결과를 고찰하였다.

본 논문에서는 Tschebyscheff 다항식 이론을 이용하여 상대적 전류 분포비가 1:2:2:1이 되도록 구형마이크로스트립패치 어레이 안테나를 설계 제작 하였으며, 이에 대하여 이론적 해석과 실험을 통하여 검증하였다. 보다 정확한 공진주파수를 구하기 위하여 급전선로와 전력 분배 선로를 포함한 등가회로망을 구성하여 전송선로 모델법으로 해석하였다. 프린징효과에 의한 공진주파수, 반사손실에 따른 공진주파수와 실험에 의한 공진주파수를 각각 비교 검토한 결과 오차가 거의 없이 일치됨이 확인되었다. 또한 Tschebuscheff 배열에 의한 어레이 안테나의 첨예한 합성복사 전력패턴이 측정치와 잘 일치하였다.

PIN 다이오드를 사용하여 부하선로 방식 위상기와 가변회로 방식 위상기의 설계방법을 제안하였다. 부하선로 방식은 어느 정도 간격을 두고 두개의 서셉턴스를 병렬로 접속하여 구성하고 스위칭 소자의 바이어스에 따른 서셉턴스값의 변화에서 위상차를 얻으므로서 작은 위상변화를 간단한 구성으로 얻었다. 가변회로 방식은 캐패시터와 인덕터로 병렬 T회로를 구성하고 스위칭 소자의 바이어스에 따른 회로의 기본 구성이 바뀌어지는 방식으로, 저역통과 상태와 고역통과 상태를 유출하여 큰 위상차를 얻었다. 중심 주파수 6GHz에서 대부분의 설계사항은 컴퓨터 시뮬레이션에 의하여 최적화 시켰다. 또한 마이크로스트립 선로의 비유전율 2.94인 기판에 Owen 식을 이용하여 계산하였다. 측정치는 평균 위상 오차 $10^{\circ}$ 미만으로 이론치와 거의 같음을 알 수 있었다.

직류 전동기의 위치 및 속도 제어를 위해 그동안 주로 사용해 왔던 고전적인 선형 PID 제어 알고리듬을 사용하여 왔으나, 주위환경의 변화나 부하의 변경 또는 외란과 같은 비션형 요소들로 인해 실제 시스템의 모델링에는 많은 제한이 따랐다. 이 문제를 해결하기 위해 시스템의 모델링 없이 매개변수들을 온라인으로 추정하여 식별할 수 있는 PID 자기 동조기의 설계 방법을 제안하였다. 본 논문에서는 극 배치 PID 자기 동조 제어기의 설계 기법을 제안하고, 각각의 제어기 매개변수들을 추정하기 위하여 순환 최소자승 알고리듬을 사용하야T으며, Diophantine 방정식의 도입으로 인한 4개의 추가매개 변수들을 추정된 제어기 매개변수들을 이용하여 새롭게 유도된 방정식에서 구하였다. 제안된 제어기의 성능을 평가하기 위하여 최소, 비최소 위상 시스템에 대한 시뮬레이션을 하였고 실제 로보트 매니플레이터용 DC 서어보 전동기에 대하여 무부하와 부하 실험을 거쳐 그 특성이 양호함을 검증하였다.

이 논문에서는 인쇄체 한글문자 인식에 있어서 신경회로망의 적용가능성을 알아 보았다. 한글 문자수의 과다와 그들 사이의 유사성, 많은 입력 영상 데이타 등으로 인하여 신경회로망을 한글인식에 적용시키는데는 많은 난점이 따른다. 한글 문자의 이진영상은 신경회로망의 입력으로 사용하기에는 그 데이타 수가 너무 많으므로 입력 영상으로부터 DC 성분을 추출하여 이것을 신경회로망의 입력으로 사용하기 위한 전처리과정을 두었다. 출력층은 한글의 특성에 맞도록 구성하였다. 한글인식에 도입된 신경회로망은 다층인식자이고, 적용된 훈련방법은 BEP 알고리듬을 한글인식에 적절하도록 변형시킨 형태이다. 이 방법을 통하여 정위치에 있는 2,300개 이상의 문자를 인식할 수 있었다. 이 결과로부터 신경회로망을 이용한 인쇄체 한글문자 인식은 적절한 방법임을 알 수 있다.

Si의 기판상태, 불순물의 종류와 양, 어닐링온도 등을 달리하여 Ti-silicides를 형성시켰을 때 면 저항과 두께측정, 불순물들의 분포와 미세구조 관찰을 통하여 Ti-silicides 형성반응을 조사하였다. 기판상태, 불순물의 농도, 어닐링온도가 Ti-silicides 형성에 직접적으로 영향을 미쳤다. Amorphous Si 기판상에서 Ti-silicides가 형성되었을 때 $TiSi_2/Si$ 계면편평도가 보다 향상되었다. Poly-Si내 불순물의 농도가 $1{\times}10^{16}ions/cm^2$ 이상일 때 $TiSi_2$ 형성이 크게 억제되었고 면저항이 증가하였다. 불순물의 out-diffusion에 영향을 미치는 인자 중의 하나는 이온주입에너지에 의해 결정되는 초기 불순물의 분포였다. 이온주입 공정보다 $POCI_3$ 공정에서 불순물의 out-diffusion이 적게 나타났다.

MOCVD에 의하여 초격자 및 HEMT 구조를 성장하고 그 특성을 보고한다. GaAs/AlGaAs의 경우, 주기성(periodicity),계면 급준성, Al 조성 균일성을 경사연마 및 double crystal x-ray 측정에 의하여 확인하였고, 고립 양자우물의 양자효과(quantum size effect)에 의한 PL(photoluminescence) 스펙트럼을 관측하였다. 이 PL FWHM (full width at half maximum)과 우물 두께의 관계로 부터 계면 급준성이 1 monolayer fluctuation 정도인 초격자 구조가 성장되었음을 확인하였다. 한편, HEMT 구조의 경우에 헤테로 계면에 형성된 2차원 전자층의 존재를 C-V profile, SdH(shu-bnikov-de Haas)진동, 저온 Hall 측정을 통하여 확인하였다. 저온 Hall 측정에서 15K에서 sheet carrier density $5.5{\times}10^{11}cm^-2$,mobility $69,000cm^2/v.sec$, 77K에서 sheet carrier density $6.6{\times}10^{11}cm^-2$, mobility $41,200cm^2/v.sec$ 이었다. 또한 quantum Hall effect 측정으로 부터 잘 형성된 SdH 진동 및 quantized Hall plateau를 관측하였다.

도핑된 半導體 界面의 界面電荷 近似式과 構造를 提案하였다. III-V族 化合物 半導體인 p-GaP,p-InP,n-GaAs와 $C_sNO_3$ 水性 電解質 界面에서 整流現象은 循環電流-電壓特性으로 定性的 解析을 하였다. 半導體 界面의 電流-電壓 特性曲線, 이온 吸着과 電位障壁 過程은 連續循環電壓方法으로 實證하였다. 도핑된 半導體-電解質 界面에서 pn 또는 np 接合構造와 그에 따른 整流形은 空間電荷에 의하여 決定된다.

$P^+$형 다결정 실리콘 게이트와 n형 다결정 실리콘 게이트를 갖는 P채널 MOSFET를 제작하였다. 채널의 길이와 채널의 이온 주입 조건에 따라 SC-PMOSFET와 BC-PMOSFET의 transconductance 문턱저압저하 및 subthreshold 특성을 분석하였다. 측정된 소자의 특성으로 부터 SC-PMOSFET소자가 BC-PMOSFET 소자에 비하여 transconductance는 작으며 subthreshold 영역에서 누설전류도 작고 문턱 전압 저하및 DIBL영향이 작게 일어남을 알 수 있었다.

본 논문에서는 PID 적응 제어기를 이용한 컴플라이언스 로보트 제어알고리듬을 제안하였다. 조립작업, 표면가공 등과 같이 환경과 접촉해야 하는 작업을 수행할 때 컴플라이언스 로보트이 적합하며, 제어방식으로는 하이브리드 로보트 제어 방식을 사용한다. 하이브리드 제어방식은 힘과 위치를 함께 제어하는 방식으로 두개의 독립적인 궤한 폐 루프를 형성한다. 환경과의 접촉으로 인하여 컴플라이언스 로보트 역학에 독립적인 PID 적응 제어기를 컴플라이언스 로보트에 적용했다. 2축 로보트의 평면 가공 작업의 시뮬레이션을 통하여 제안된 컴플라이언스 제어 알고리듬을 분석, 확인했다.

본 논문에서는 스위칭 레귤레이터의 한 형태인 승강압형 DC-DC 콘버어터에 있어서 전달함수의 우반면에 존재하는 영점이 안정성에 대하여 미치는 영향을 고찰하였고, 출력전류의 변화에 대한 안정범위를 궤한이득을 통하여 구하였다. 이 결과로부터, 우반면에 영점이 존재하기 때문에 안정성이 저하됨을 알 수 있었다. 궤한제어회로에 극 보상을 하였고, 이경우 유효한 안정성의 범위를 이득대역폭적과 관련지어 구하였으며 실험을 통하여 이를 입증하였다.

분산 컴퓨터 시스템에서 정보 화일을 효율적으로 관리, 운용하기 위한 화일 할당 문제의 최적해를 구하는 화일 할당 알고리듬을 제안한다. 컴퓨터 노드(site)가 많은 경우 화일 할당에 많은 시간이 소요되므로 선 할당(preassignment)을 수행하여 문제의 규모를 축소하고 계산시간을 개선한다. 할당이 진행중인 상태의 표시치(representative value)를 정확하게 나타내기 위해 기대값을 이용한 평가치 계산기법을 제안하고 빠른 시간에 최적 할당이 이루어지도록 후보 노드(candidate node)에 대한 선택기준(selection criteria)을 설정한다. 선택기준에 의해 각 노드의 화일 할당 여부를 결정하고 최종 평가치가 할당 상태의 전체 비용을 나타낸다. 제안한 알고리듬은 다항식 시간(polynomial time)알고리듬이며 여러 예제에 실현한 결과 할당 소요시간이 개선되고 기존의 할당 알고리듬과 비교하여 최적해를 구하는데 있어 우수함을 나타냈다.

본 논문에서는 3전극법으로 피검자의 이두박근과 삼두박근에서 검출한 표면 근전도 신호를 LPC 켑스트럼 계수를 이용하여 유클리드 및 가중 켐스트럼 거리 측정법을 통하여 8가지 팔 운동에 대한 기능분리 및 판별 인식에 관한 실험을 하였다. 유클리드 켑스트럼 거리 측정법의 경우,계수의 수가 8,10,12,14 등으로 증가함에 따라 동작기능 인식률도 각각 94.69, 95.63, 96.56, 96.88[%]로 증가하였으나 인식률의 증가폭은 상대적으로 적으며 가중 켑스트럼 거리 측정법의 경우에는 각각 91.88, 95, 99.69, 96.63[%]의 인식률을 보였다.

본 연구에서는 高解像案 TV 信號의 QT 構造 副標本化에 의한 帶域壓縮 方式에서 受信側의 復元획質을 개선하기 위해 OS 濾波器를 이용한 새로운 動領域檢出 方法을 提示하였으며, 이 방법을 이용하여 HDTV의 帶域壓縮 方式으로 이미 提案된 바 있는 MUSE 방식을 개선할 수 있음을 물론, 프레임-오프셋 副標本化를 이용한 각종 高解像案 TV信號의 帶域壓縮 방식에 적용할 수 있음을 보였다.

본 논문에서는 레딕스(radix)-2 FFT 알고리듬에 이용하였던 완전 셔플(shuffle)을 확장하여 새로이 얻은 이중 와전 셔플을 적용하여 레딕스-4 FFT 프로세서를 설계하였다. 이 FFT 프로세서는 버터플라이 연산 회로, 입, 출력값과 계수의 번지 발생기, 입, 출력값을 일시 저장하는 레지스터와 제어회로로 구성된다. 또한 입, 출력값과 계수를 저장하기 위해 외부 RAM과 ROM을 필요로 한다. 버터플라이 회로는 12개의 곱셈기와 덧셈기, 뺄셈기, 딜레이 시프트 레지스터(delay shift register)로 되어 있다. 25MHz two phase 클럭으로 동작하는 이 프로세서는 256-절 FFT를 6168 클럭, 즉 247 us 에 계산을 하며 또한, 사용자가 4, 16, 64, 256- 점까지 임의의 점을 선택할 수 있는 유연성을 갖는다. 그리고 2-um 이중 메탈 CMOS 공정을 이용하여 28000 여개의 트랜지스터와 55개의 패트를 $8.0{\times}8.2mm^2$면적에 설계할 수 있었다.

본 논문에서는 CSG 방식으로 나타내어진 3차원 입체를 신속하게 외형선 표시방식으로 그려줄 수 있는 방법을 제안한다. 두 개의 CSG 트리가 하나로 결합될때, 각 종속 트리에 해당하는 입체를 구성하는 다각형들간의 교차 부분을 계산하여 주어진 결합 연산자에 따라 합성 입체의 경계선 표현을 얻어내고, 이를 트리의 루트노드에 저장한다. 루트 노드에 저장된 경계선 표현은 입체를 외형선 표시방식으로 그려주는 부분과 다음 경계선 표현 계산에서 사용된다. 자유 곡면을 모델링하기 위하여 Bezier 곡면을 기본 입체의 하나로 취급하였고, 설계된 입체에 대한 실제적인 영상을 얻기 위하여 scan-line 알고리듬을 사용하였는데, 이 방식에서는 각 scan-line을 다각형들이 교차하지 않는 구간들로 나누고, 입체의 CSG 표현을 이용하여 각 구간을 묘화한다.

정밀 시각비교를 위한 L1 대역(1575.42MHz), C/A 코드 GPS 수신기를 개발하여 성능평가를 하였다. 이 수신기를 이용하여 KSRI의 주 시계와 GPS 위성의 세슘 시계와의 GPS 측정을 100ns 이내의 정확도로 수행하였다.