MRAS 초안주 출력 오차 모델(MRAS hyperstable output-error model)을 이용한 적응 순환 필터(adaptive recursive filter)의 설계상 가장 어려운 점은 오차 완화 필터 (error-smoothing filter)의 설계이다. 본 논문에서는 적응 순환 필터의 대표적 알고리즘인 HARF(hyperstable adaptive recursive filter) 알고리즘을 적절히 변형시킴으로써 오차 완화 필터를 제거시킬 수 있고, 동시에 수산 속도도 바른 알고리즘을 얻을 수 있음을 보였다.

본 논문에서는 전송 속도가 9600 bps인 data modem의 복조기와 equalizer의 효과적인 구성에 대하여 연구하였으며, finite word length 효과가 equalizer 동작에 미치는 영향을 제시하였다. 복조기에는 tap수가 37개인 decimation filter를 사용해서 symbol당 곱셈 횟수를 크게 줄였는데 이때 equalizer 동작에 있어 충분한 결과를 얻을 수 있음을 알 수 있었다. 주파수 offset이 존재할 때 1차 반송파 위상 추적 loop와 2차 반공파 위상 추적 loop의 성능을 비교하였고, word length를 각각 8 bit, 12 bit 및 16bit로 변화시켰을 경우 equalizer 평형상태 MSE(mean square error)의 변화 및 tap 적응을 위한 최적 step see와 lap수를 제시하였다.

본 논문은 일반적인 제조공정에서 시퀀스 제어용으로 사용될 수 있는 프로그램어블 콘트롤러의 설계제작에 관한 것이다. 본 PC는 Z-8OA마이크로프로세서를 근간으로 하여 하드웨어로는 프로그래밍장치, 입력/출력 모듈, 타이머/퀴운터 모듈과 정전 복구기능 모듈이 제작되었고, 소프트웨어로는 초기상태화 프로그램, 모니터 프로그램, 실행 프로그램 및 정전복구 프로그램이 개발되었다. 특히 한 개의 타이머를 각각 다른 시간 간격으로 여러번 사용할 수 있게 하는 기능과 스캔타임을 줄일 수 있도록 실행 프로그램에 스킵 기능을 새로이 개발하였다.

본 논문에서는 32bit 부동 소수점 처리장치를 IEEE 표준에 따른 데이터 양식에 맞도록 설계하여 TTLIC로서 구성하였고 이 시스템과 Z-80 마이크로프로세서와 부동 소수점 4칙 연산에 관한 실행시간을 비교해 본 결과 10배 이상의 시간단축을 보았다. 제어회로 설계에는 AHPL(A Hardware Programming Language)을 사용하였고 TTL IC로 구성하였으나 연산장치와 제어장치를 1칩으로 만들 수 있는 기초를 이룩하였다. 이것을 조금 더 복원하면 32bit 컴퓨터의 연산장치로써 사용될 수 있음을 확신하였다.

태양전지에 변조된 빛을 쏘일 경우 단락전류에 발생하는 위상차가 태양전지의 여러 가지 파라미터에 대하여 계산되었다. 위상차를 실험적으로 측정하여 계산 결과와 비교함으로써 소수 반송자수명이 추정되었다. 본 방법으로 측정된 결과와 비교하기 위하여 일반적으로 사용되어온 개방전압 감쇠방법으로 소수 반송자 수명을 측정하였다.

일반적인 교류 브릿지를 이용하여 인덕턴스를 0.1% 이상의 정확도로 측정한다는 것은 대단히 어려운 일이다. 따라서 인덕턱스의 표준을 설정하고 이에 대한 표준 공급을 가능케하기 위해서 막스웰 ―윈 브릿지 시스템을 개발하였다. 브릿지 시스템의 성능을 분석한 결과, 현재 ±200ppm의 정확도로 인덕턴스의 측정이 가능케 되었다.

The current-fed DC-DC converter has only one energy storage reactor in series with the input for any number of outputs and is insensitive to transformer volt-second unbalance. It is considered that these properties of the converter are considerable advantages over other maltiple-output circuits. The steady-state and dynamic characteristic and stability for the current-fed DC-DC con-verter are analyzed in detail. The analysis is carried out by the state-space averaging method for the operation with the duty ratio less than 50% and is confirmed by the experiment. From the evaluation of stability it is identified that the stability of this converter is excellent as compared with that of the conventional buck type converter.

DCT/DPCM 복합 감축방식(hybrid coding)에서 주요 시스템 변수에 따른 성능 변화가 평균 자승오차와 주관검사(subjective test)를 기준으로 해서 연구되었다. 검토된 시스템 변수는 DCT 변환계수의 예측상수, 블록 양자기의 평준화 계수 및 비트배정등이다. 그리고 적응식 감축방식의 특성도 비교 검토되었다. 실험결과로는 영상의 공분체 모델을 근거로 하는 비트 기정 및 적응방식이 실시간 처리에 편리할 뿐만 아니라, 낮은 비트율에서는 매우 유리한 방법임이 확인되었다.

입력신호와 비교신호와의 시간오차를 다치 양자화하는 시간 오차 검출기(TED)를 고찰하여 새로운 형태의 디지탈 위상고정회로(DPLL)를 제안하고 성능을 해석하였다. 본 논문에서 고안된 TED는 선형적인 특성을 갖게 되므로 DPLL의 동작은 선형 차분 방정식으로 해석된다. 잡음이 없는 경우에, 유도된 시스템 방정식을 해석하여 제안된 DPLL 입력신호의 초기 시간차이에 관계없이 입력신호의 위상과 주파수를 추적할 수 있는 조건 및 그에 따른 주파수 추적 범위를 구했으며 타이밍 에러 플레인(timing error plane) 방법 및 컴퓨터 시뮬레이션을 통해 앞에서 해석된 결과들이 잘 일치함을 보였다.

본 논문에서는 대역 확산 다중통신 시스템에 쓰이는 가상 잡음 시퀀스의 설계에 관하여 연구하였다. 구형파의 일반형인 새로운 파형을 제안하여 분석한 결과 파형푹이 줄어듬에 따라 다중통신간섭 (multiple access interfererlce)이 0으로 접근하였다. 이 두항은 구형파나 정형파에 비해 훨씬 좋은 특성을 나타낸다.