In this paper, a new methods which decomposes the handwritten-Hangout shape panerns into subpatterns and recognizes the decomposed subpatterns are proposed. the feature vcfices arc detected by searching boundary of the shape pattern and a topolo-gical structure is represented by a bridge links and contact links between the feature vertices. From the tpcological structure, Hangout shape patterns are decomposed into the subpatterns of 44-Korean alphabet. The 학obol and the local attributes are extracted from the subpattrrns and the subpatterns are recognized by matching those attributes with the dictionary. It is assured that this method is more effect and reasonable for deformed handwrioen Hangout shape patterns. Experimental results show that recognition rate is 99(%) and recogni-tion time is also reduced as those using the thinning process.

본 논문에서는 인쇄 양보 서상을 CCTV 카메라로써 마이크로 컴퓨터에 입력시켜, 이 화상을 인식, 스피커로 노래를 내어주는 컴퓨터 비젼 시스템에 관해 논하고 있다. 이때 내보서조의 특징추출 및 인식에는 가산투영법이 적용되구 그 대상 인식 범위는 내보의 여러 요소 중에서 오연 마디, 음표로 하고 있다. 아울러 분제 내보화징을 취급할 때 반드시 고려되어야 할 전처리 및 잡음 제거 과정을 보였고, 인식된 음표로 화음을 내민주는 간단한 하드웨어 시스템을 구성했다. 그 결과 보호한 인식률로 연주 가능함을 보였다.

This paper describes a method for the design of a self-tuning controller of single-input/single-output systems with system noises and obsrrvation noises. The method uses state-space techniques to assign the closed-loop system poles to desired locations, but the control law is made up of process input and output measurement values, so that state estimation is unnecessary. Also the difficulties of tracking of reference inputs in state.space pole-placing control are tackled by including the reference input in the cost function proposed by Beger.

본 논문에서는 random 및 burst 에러를 동시에 정정할 수 있는 순환 곱셈 로드를 실현하였다. 우선 두 코드의 곱을 실현하는 방법을 제시하였고, (7, 4)순환 Hamming 코드와 (3,1)순환 꼬드를 이용하여 실제로 하드웨어를 구현하였다. 시스템은 인코더와 디코더 그리고 인터줴이스 회로로 구성하였고 마이크로 컴퓨터를 이용하여 실험을 하였다. 인코더는 각 부 코드의 인로더에 지연 소자만 넣어 실현하였고, 디로더는 가장 간단한 디로딩 방식인 에러 trapping 디코더를 cascade 연결하여 실현하였다. 본 연구의 결과로서 이 순환 곱셈 코드는 디로딩이 쉽고, 4개의 random 에러와 burst 길이 8인 에러를 정정할 수 있으며, 성능은 일반 순환 코드보다 102∼103 정도 좋음을 알 수 있었다.

본 논문에서는 파형 코우딩 방식에 속하는 ADPCM을 NEC 7720 DSP를 사용하여 간단하고 성능이 우수하며 유연성 (flexibility)이 뛰어난 ADPCM cosec을 실시간 구현을 하였다. ADPCM 알고리듬은 적응 양자기와 1차의 고정예측기를 사용하였으며 프로그램을 최적화하여 하나의 NEC 7720으로 4 채널을 동시에 부호화 또는 복호화 할 수 있도록 하였다. 실제 전화음성과 RC 정형 Gaussian 잡음 및 1004Ht 정현파를 사용한 컴퓨터 시뮬레이tus으로부터 NEC 7720의 연산 정확도를 조사하였으며, SNR 및 청각조사로 부터 알고리듬 수행에 필요한 값들을 결정하였다. NEC 7720의 소프트웨어는 real-time hardware emulator로 실시간 동작을 확인하였는데 부호기에서 1샘플을 부호화하는데 최대 23. 25μs가 걸리고 4 채널을 모두 부호화하는데 113.5μs가 필요하였으며, 복호기에서는 각각 24. 75μs와 119. 5μs가 소요되었다.

본 논문에서는 공장 자동화 분야에 견합한 컴퓨터 시스템에 관하여 연구하였구 기초적인 satellite pro-cessor 시스템을 구성하였다. 전체 시스템은 하나의 운영체제에 의하여 제어되어 계층적 구조를 가진다. 기존의 UN상 시스템과 완전 호환성을 가지도록 하기 위하여 UNIX 운영체제를 수정 보완한 SPUNIX 운영체제를 구성하였다. 또한 응용 동작에 근접하는 동작을 하게 하기 위하여 특별한 프로그램 이것을 co-process라 부르기로 한다-과 이 co-process와 상호 협력하여 전체 동작을 형성하는 satellite pro-cessor kernel 등이 구성되었다. 많은 수의 satellite Processor가 대재하기 때문에 신뢰도, 확장성, 동시성(concurrence) 등의 특성이 나타난다.

자동이득 제어장치에서 신호대잡음비가 큰 신호나 중첩신호(ova.lapped signal)인 경우, 장치의 출력단에서 신호 감쇄가 일어나게 된다. 이런 문제점을 해결하기 위해 guasi-noise alone reference (QNAR)알고리즘이 발표 되었다. 그러나 이 QNAR 알고리즘을 계산의 복잡성 때문에 real time processing 이 어려운 단점을 가지고 있다. 본 논문에서는 이 문제점을 해결 하기위해 새로운 방법 즉 QNAR-Bl알고리즘을 제시 하였다. 제시된 QNAR-Bl 알고리즘은 계산의 복잡성을 대폭 감소시키면서도, 시abf레이션 결과 성능은 기존의 QNAR 알고리즘 보다 향상 되었다.

A common failure mechanism in bulk CMOS integrated circuits is the latch-up of parasitic SCR structure inherent in the bulk CMOS structure. Latch-up triggering and holding charac-teristics have been measured in the test devicrs which include conventional and Schottky-damped CMOS structures with various well depths and n+/p+ spacings. It is demonstrated that Schottky-clamped CMOS is more latch-up immune than conventional bulk CMOS. Finally, the simulation results by circuit simulation program (SPICE) are compared with measured results in order to verify the validity of the latch-up modal composed of nan, pnp transistors and two external resistors.

The e(lect of capacitance error on the A/D conversion accuracy in the A/D converter using binary-weighted capacitor array was scruntized. Besides the Monte-Carlo method considering the inter-capacitance ratios as random variables, " correlation approach" con-sidering the correlation coefficient between capacitances is proposed in this paper. Bt was observed by the measurement of capacitances of monolithic MO5 capacitors that the correla-tion coefficient between capacitors decreases as the capacitor size incrrases. It was also verified that the parallel connection of unit capacitors and the common centroid layout scheme signi(icantly increase the inter-capacitance correlation coefficients.

최근 특수목적의 신호처리 분야에서 레지듀 수체계의 특성 이용에 대한 관심이 고조되고 있는 바논문에서는 아날로그 입력으로부터 직접 레지듀 부호를 얻을 수 있는 A/R 변환방법을 제시하였고 이에 의해 RNS 디지탈 필터를 실현하였다. 끝으로 오차해석과 함께 RNS 특유의 스케일 오차 모델을 설정하였다.

본 논문에서는 먼저 Sensitivity가 가장 낮은 LC Ladder 필터로 부터 FDNR frequency dependent negative resists.) 방식을 이용하여 5차 Butterworth 저역 통과 능동 RC필터를 설계하였으며 능동 RC 필터를 SCF(switched capacito, filter)로 변조하는 과정에서 Bilinear Z변환을 이용하였다. Bilinear Z 변환으로 설계된 SCF에서 aliasing 현상은 피할수 있으나 주파수 대곡이 발생한다. 아나로그 필터를 디지틀 릴터로 변환하면 이러한 영향으로 속단 주파수 영역이 일치하지 않으므로 이것을 적게 하기 위하여 Prewarping을 해준다. 그 결과 Prewarping된 SCF는 Bilinear Z 변환된 SCF보다 각파수 이유이 현저하게 개선됨을 확인하였다.

Weighted Least Square(W.L.S.)알고리즘을 통한 계수식별 이론과 출력 증차를 최소로 하기위해 한단계 앞서서 제어입력을 결정하는 제어이론을 결수한 기준 모델 통용제어를 응용한 연료펌프 시스템을 설계하였다. 시스템의 성능에 관계되는 샘플링 이기 7, 비중계수 공및 State Yarlable Filter(5. Y. F.)의 릴터계수의 값은 컴퓨터 시뮬레이션을 통해 결정했으며, 특히 주독온도의 변화로 인해 연료의 점성도가 변하므로서 공정의 동특성을 나타내는 공량계수가 변하는 것에 대한 제어시스템의 적응도를 레팔레이션(regu lation)과 추종(tracking)관점에서 고찰하였다.

Fredholm 제 2종 적분 방정식의 수치해법에 관한 새로운 기범을 제시하였다. 문제 영역의 절점에 데이터를 혼합 형태로 가함으로써 근사해를 구하였다. 수치 해법에서 오차를 줄이기 위하여 모든 절정에서 2번 연속 미분가능한 cubic B-spline 함수를 기저함수로 사용하였다. 기저함수로서 cubit B-spline 함수를 이용한 본 기법의 결과와 기저함수로 pulse 함수 test 함수로는 delta 함수를 이용한 모멘트법의 결과를 예제를 통하여 비교하였다. 또한 이 방법에 대한 수렴 조건을 기술 하였다.

전자빔 노광에서 근접효과를 보상하는데 필요한 EID 함수를 간단히 구하는 방법을 제시하였다. 최적화기법을 사용하여 EID함수의 파라메타를 구하였고 그 결과는 실험치와 잘 일치하였다.

다양한 채널 길이와 임의의 인가전압하의 MOS 트랜지스터를 2차원적으로 시뮬레이션 하기 위한 프로그램(SOMOS)을 제작하였다. Poisson의 방정식에 대하여는 Newton방법을, 연속방정식에 대하여는 발산정리를 이용하여 기본 수식들에 대한 유한차등법(FDM)에 따른 수식을 전개하였으며, 선형화된 수식의 해는 SOR 방법과 Cummel의 알고리즘을 이용하여 구했다. 하난의 동작상태의 소자를 시뮬레이션 하기 위한 시간은 VAX 11/780 컴퓨터를 사용했을때 인가전압 상태에 따라 30초 내지 4분 정도가 소요되었다. 인가전압과 전위분포에 따라 자동적으로 생성되는 그리드는 비균일한 간격을 가지며 필요에 따라 자동적으로 개선된다.

다차원 Monte Carlo방법을 연구하여 새로운 yield 최대화 절차를 연구하였다. 새로 변형된 weight 선택 알고리즘을 MOS FET NAND 게이트에 적용하여 최대 yield추정을 하였다. 또한 본논문의 yield 최대화 절차는 목적함수가 non-convex일때도 적용된다.