산업사회에서 정보사회로 변함에 따라 정보통신부는 전자결재 소프트웨어 기능 표준을 만들었으며 몇몇 업체가 클라이언트/서버 환경에서 전자결재시스템을 개발 한데 이어 인트라넷용 전자결재시스템을 개발하였다. 인트라넷용 전자결재시스템은 구축비용이 저렴하고 사용에 편리한 장점이 있으나 웹용 워드프로세서의 부재로 문서작성 기능이 미약하고 네트워크에 과중한 트래픽을 발생시킨다. 본 논문은 이를 개선하기 위하여 ActiveX 기술을 적용하여 웹 브라우저에서 클라이언트 자원을 사용 할 수 있게 설계하였다 즉, 한글 워드프로세서를 문서작성기로 사용하기 위하여 ActiveX 컨트롤과 한글 DDE API를 양방향 통신이 가능한 DDE 서버클라이언트 형태로 구현하였으며 한글 문서내의 특정필드의 데이터를 데이터베이스와 연동시켜 결재 흐름을 제어하였다. 구현된 시스템을 멀티서버 환경의 현업에 적용한 결과 시행 3개월만에 전자결재 사용 실적이 부서에 따라서 75%-93% 달하는 높은 활용도를 보였다.

본 논문에서는 MOS 트랜지스터로만 이루어진 CMOS IADC(Current-mode Analog-to-Digital Converter)를 설계하였다. 각 단은 CSH(Current Sample-and-Hold)와 CCMP(Current Comparator)로 구성된 1.5-비트 비트 셀로 구성되었다. 비트 셀 전단은 CFT(Clock Feedthrough)가 제거된 9-비트 해상도의 차동 CSH를 배치하였고, 각 단 비트 셀의 ADSC(Analog-to-Digital Subconverter)는 2개의 래치 CCMP로 구성되었다. 제안된 IADC를 현대 0.65 ㎛ CMOS 파라미터로 ACAD 시뮬레이션 한 결과, 20 Ms/s에서 100 ㎑의 입력 신호에 대한 SINAD(Signal to Noise-Plus-Distortion)은 47 ㏈ SNR (Signal-to-Noise)는 50 ㏈(8-bit)을 얻었고 35.7 ㎽ 소비전력 특성을 나타냈다.

RFIC 설계를 위한 새로운 패키지(SOP, Small Outline Package) 등가 회로 모델을 제시한다. RF 영역의 패키지에서 패들(paddle)은 이상적인 그라운드(ground)로 동작하지 못하며 패들과 MMIC 다이(die) 사이의 커플링(coupling) 문제 및 손실에 의한 기생 효과로 인해 MMIC 회로에 심각한 영향을 준다. 패키지의 전기적 효과에 대한 새로운 등가 회로 모델과 파라미터(parameter) 추출 방법을 SOP 패키지를 예로 들어 제시한다. 제시한 모델의 정확성은 상용 full-wave solver와 제시한 모델을 HSPICE 시뮬레이션하여 구한 5-파라미터를 상호 비교함으로써 모델의 정확성을 평가하고 모델이 약 8㎓까지 full-wave 해석 결과와 일치함을 보인다.

본 논문에서는 CMOS 대역통과 필터의 주파수 자동 동조를 위하여 새로운 구조를 가지는 전류비교형 주파수 자동동조 회로를 설계하였다. 설계된 주파수 자동 동조 회로는 전류비교기와 Charge pump만으로 구성된 매우 간단한 구조를 이루고 있어서 기존 회로들에 비하여 그 크기가 매우 적어질 수 있으며 3V의 저전압으로 동작할 수 있다. 제안된 동조회로는 만약 트랜스컨덕터의 동작 전류가 변동 시에 설계사양에 의하여 미리 설정된 기준 전류와 비교되어 그 차를 피이드백하여 변동값을 자동적으로 보상할 수 있다. 중간주파수 f/sub o/=60㎒인 광대역 biquad 대역통과 필터를 CMOS 0.8um 파라메터를 이용하여 설계하고 트랜지스터의 크기 변동에 따른 필터의 중심주파수의 변화 특성을 HSPICE로 시뮬레이션 한 결과, 제안된 전류비교형자동동조 회로의 동조 동작특성을 확인할 수 있었다.

본 논문은 멀티미디어 서버의 부하 편중현상을 해결하기 위한 스위치를 제시하고 그 스위치에서의 트래픽 특성 분석을 위한 간단한 확률적 모델을 제안한다. 스위치는 경로설정 방안으로 우회방안을 이용하므로 스위치 내의 트래픽 부하는 우회확률에 커다란 영향을 미친다 본 논문에서는 제안한 모델에 의거하여 스위치의 트래픽 부하에 따르는 우회확률을 추적하였다. 그리고 그 결과를 실험적 결과와 비교함으로써 확률적 모델의 타당성을 검증하였다. 확률적 모델에 의하여 스위치 안으로 유입되는 패킷의 양에 따라 발생하는 우회와 그에 따르는 스위치의 트래픽 포화지점을 예측할 수 있다.

셀룰러 신경망 셀의 출력값은 각 셀의 초기 상태값에 따라서 국부적 최소점으로 안정화될 수 있으므로 출력값에 오류를 가져을 수 있다. 이에 본 논문에서는 각 셀의 초기 상태값에 관계없이 출력값이 전역적 최소점 도달하여 정확한 출력이 보장되도록 하는 어닐링 기능을 갖는 6×6 셀룰러 신경망을 설계하였다. 이 칩은 0.8㎛ CMOS 공정으로 설계하였다. 설계된 칩은 약 15,000여개의 트랜지스터로 구성되며 칩 면적은 약 2.89×2.89㎟이다. 설계된 회로를 이용한 윤곽선 추출 및 hole filling에 대한 시뮬레이션 결과에서 어닐링이 되지 않은 경우에서 출력값에 오류를 일으킬 수 있지만 어닐링 기능을 갖는 경우에는 오류가 발생하지 않는 것을 확인하였다. 시뮬레이션에서 어닐링 시간은 3μsec로 하였다.

본 논문에서는 패키지의 전기적 특성이 CMOS 디지틀 회로에 미치는 영향을 해석하고 패키지 특성을 고려한 새로운 CMOS It 패키지 설계방법을 보인다. 집적회로 내의 게이트들이 동시에 스위칭 할 때 패키지에 기인한 동시 스위칭 노이즈 (Simultaneous Switching Noise: SSN)가 시스템의 성능에 미치는 영향에 대하여 해석적으로 고찰하여 패키지의 전기적 특성에 의한 제약조건을 만족시키면서 집적회로 패키지를 설계 할 수 있는 새로운 설계 식을 유도하고 이들 식을 이용한 설계방법을 제시한다. 또한 제시된 패키지 설계방 법의 타당성을 검증하기 위하여 0.3㎛ CMOS 회로에 대하여 범용회로 시뮬레이터인 HSPICE 시뮬레이션 결과와 본 논문에서 제시한 해석적 설계 방법에 따른 결과가 일치한다는 것을 보인다.

본 논문에서는 연결 에지 추가 기법을 이용하여 주어진 클락 스큐를 만족시키면서 동시에 총 배선 길이를 증가시키지 않는 새로운 클락 배선 최적화 알고리즘을 제안한다. 고속의 동기식 집적 회로에서는 클락 스큐가 회로의 속도를 제한하는 주된 요소로 작용하므로 성능의 향상을 위해서는 클락 스큐를 최소화해야 한다. 일반적으로 클락 스큐를 최소화하면 총 배선 길이가 증가하므로 오동작하지 않는 클락 스큐 범위 내에서 클락 배선을 수행한다. 이를 이용하여 본 논문에서는 제로 스큐 트리에 연결 점 이동 방법을 적용하여 총 배선길이와 지연 시간을 감소시킨다. 제안하는 알고리즘은 클락 트리의 두 노드 사이에 연결 에지를 추가하여 일반적인 그래프 형태의 클락 토폴로지를 구성하여 주어진 클락 스큐 범위를 만족시키고 동시에 총 배선장의 증가를 억제한다. 연결 에지를 구성하는 두 노드를 선택하기 위한 새로운 비용 함수를 고안하였다. 클락 트리 상에서 지연 시간의 차이가 크면서 거리가 가까운 두 노드를 연결함으로서 싱크 사이의 지연 시간의 차를 감소시켜서 클락 스큐를 감소시킨다. 또한 클락 신호선의 지연 시간 최소화를 위하여 배선 토폴로지 설계 및 배선 폭 조절 알고리즘을 개발하였다. 본 논문에서 제안하는 알고리듬을 C 프로그램 언어로 구현하여 실험한 결과 주어진 스큐 범위를 만족시키면서 지연 시간을 감소시키는 효과를 얻을 수 있었다

주어진 응용에 적합한 MLP 분류기의 위상 구조를 효율적으로 학습하기 위하여 종족 유전 알고리즘 (SGA)과 파라미터 프리 유전 알고리즘(PfGA)을 결합한 파라미터 프리 종족 유전 알고리즘(PfSGA)을 제안한다. SGA는 전체 탐색 공간을 은닉층 뉴런의 수에 따라 여러 개의 영역(종족)으로 분할한 후, 학습 과정 중 기준에 미달되는 종족에 대해서는 학습을 중단시킴으로써 불필요한 탐색을 줄이는 학습법이다. 그러나 SGA는 돌연변이나 교배 확률 등 학습 파라미터 설정에 따라 분류기의 성능이 달라진다. 따라서 이 논문에서는 SGA와 PfGA를 결합하여 파라미터 설정에 무관하도록 하였다. 벤치마크 데이터와 수화 단어에 대하여 실험한 결과 PfSGA는 기존의 SGA에 비해 학습 시간을 단축시킬 수 있으며, 파라미터의 설정에 영향을 받지 않았다. 또한 기존의 방법에 비해 오인식율과 위상 구조 등에 있어서 효율적임을 확인하였다.

본 논문에서는 삼각함수와 양자화 된 삼각 퍼지함수를 가중퍼지평균(WFM: Weighted Fuzzy Mean)에 적용하여 비교하였다 또한 잡음의 특성에 따라서 영상에 포함된 잡음을 완전히 제거할 수 없는 단점을 개선하기 위하여, 계층적 구조의 결정기반 신경회로망(DBNN: Decision Based Neural Network)에 퍼지알고리즘을 적용하여서, 영상에 포함된 잡음을 제거하고 동시에 정보의 손실을 최소화하고 최적의 정보를 얻을 수 있는 고속 가중 퍼지결정 신경회로망(FDNN: fuzzy Decision Neural Network)을 구현하였다. 그리고 모의실험을 통하여 WFM과 FDNN의 성능을 비교하였으며, 보트(boats)의 영상에 대한 평균자승오차 (MSE:Mean Square Error)를 비교한 결과 제안된 FDNN이 우수함을 확인하였다.