디지털 신호처리용 응용 프로그램의 복잡도가 증가햐면서, 효율적인 컴파일러를 지원하는 DSP 프로세서 구조의 필요성이 증대되고 있다. 많은 범용 레지스터와 직교적(orthogonal)인 명령어 집합을 가지는 RISC프로세서 구조에 메모리 오퍼랜드, 전용 어드레스 계산 유닛, 단일 사이클 MAC 명령어, zero-overhead 하드웨어 루프 등 DSP 프로세서의 구조적 특징을 가하여 효율적인 컴파일러를 가지는 고성능의 RISC 기반 DSP를 구현할 수 있다. 본 논문에서는 이 네 가지 DSP 아키텍쳐 구성 요소를 지원하는 코드변환기를 개발하고, 이를 이용하여 각각의 DSP 아키텍쳐 구성 요소들을 보완하였을 때 성능에 미치는 영향을 정량적으로 평가하였다. 성능 평가 실험에는 C 언어로 작성된 7개의 DSP 벤치마크 프로그램과 QCELP 음성 부호화기를 이용하였으며, 평가 결과를 RISC 프로세서뿐만 아니라 Texas Instruments 사의 TMS320C3x, TMS320C54x, TMS320C5x DSP 프로세서와 비교하였다.

인쇄 회로 보드 수준의 테스팅을 위해 제안된 IEEE 표준 1149.1은 보드상의 테스트 지점에 대한 제어용이도와 관측용이도를 향상시켜 보드의 테스트를 용이하게 해준다. 그러나, 경계 주사 환경에서는 테스트 입력과 테스트 결과에 따른 데이터가 하나의 주사 연결에 의해서 직렬로 이동된다. 이는 테스트 적용시간을 증가시키고 따라서 테스트에 드는 비용을 증가시킨다. 테스트에 소모되는 시간을 줄이기 위해 병렬로 다중주사 경로를 구성하는 방법이 제안되었다. 하지만 이는 여분의 입출력 핀과 내선을 필요로 한다. 더구나 IEEE 표준 1149.1은 주사 경로 상에 있는 IC들의 병렬 동작을 지원하지 않기 때문에 표준에 맞게 설계하기가 어렵다. 본 논문에서는 하나의 테스트 버스로 두 개의 주사 경로를 동시에 제안하는 다중 주사 경로 접근 알고리즘에 기초하여 적은 면적 오버헤드를 가지고 빠른 시간 내에 보드를 테스트할 수 있는 새로운 보드수준의 내장된 자체 테스트 구조를 구현하였다. 제안된 내장된 자체 테스트 구조는 두 개의 주사 경로에 대한 테스트 입력과 테스트 결과를 이동시킬 수 있으므로 테스트에 소모되는 시간을 줄일 수 있고 또한 테스트 입력의 생성과 테스트 결과의 분석에 소모되는 비용을 줄일 수 있다.

본 논문에서는 ATM을 기반으로 구축된 망에서 다양한 서비서 품질(QoS : quality of service)을 가진 데이터를 셀 손실이나 셀 지연의 관점에서 적절한 처리를 수행함으로써 망 자원을 최대한 활용하고 보다 신뢰성 있는 서비스를 제공하기 위하여 OAM 성능관리 기능의 개선 방안을 제안하였다. 또한, 수시로 변화하는 망의 성능정보를 주기적으로 검출함으로써 융통성과 정밀한 제어가 요구되는 망사이의 연관제어 및 운용, 관리기술을 향상시킬 수 있도록 OAM 셀에 특별 셀 영역을 정의하였다. 제안된 OAM 기능과 셀의 입 . 출력 기능, 메모리나 CPU 같은 주변 소자와의 인터페이스 기능 등을 ASIC으로 설계하였다. 설계된 Chip은 Cadence의 Verilog-XL 시뮬레이터를 이용하여 Back-end 시뮬레이션을 수행한 결과 $2{\mu}s$내에 정확한 제어를 수행하였다.

CORBA IDL과 RMI는 대표적인 분산 객체 모델로서 분산 처리를 위한 서로 다른 접근 방식을 제공한다. CORBA 규약은 모든 프로그래밍 환경을 지원하는 범용성을 목표로 하고 있으나 또 다른 분산 프로그래밍 환경인 RMI과는 상호 호환성이 결여되어 있다. 본 논문에서는 상호 호환성이 결여된 두 분산 환경하에서 생성된 객체 사이의 상호 연동성(interoperability)을 지원하기 위한 한 방편으로서 객체 번역 시스템을 구현하였다. 제안된 시스템은 분산 객체의 중요한 특성인 바인딩, 상속성, 다형성, 객체의 전달, 콜백을 고려하여 설계되었다. 시스템의 유용성을 검증하기 위하여 하나의 분산 응용 프로그램을 제안하였고 이를 RMI 환경하에서 개발한 뒤 CORBA 버전으로 번역을 시도하였다. 또한, 시스템에 의해 자동 생성된 프로그램과 CORBA IDL의 지원에 의해 구현된 프로그램과의 성능을 상속성, 객체의 전달, 다형성 중심으로 비교 및 분석하였다. 실험 결과, 제안된 번역 시스템에 의한 프로그램이 분산 환경의 지원을 받아 직접 구현된 프로그램과 대등한 성능을 발휘함을 확인 하였다.

본 논문에서는 HDTV 비디오 신호를 처리함에 있어 신호의 병목현상을 없애주고 신호의 원활한 처리를 위해 새로운 알고리듬을 적용하여 54MHz의 동작 주파수를 갖는 패커를 제안하였다. 또한 제안된 패커의 성능을 검증하기 위해 조합논리를 이용한 ROM 테이블 구조를 갖는 DCT 계수 부호화부를 함께 설계하므로써 DCT 계수 부호화부의 출력을 제안된 패커의 입력 데이타로 사용하였다. 본 논문에서 제안된 회로는 VHDL 코드를 이용하여 설계하였고 SYNOPSYS tool의 $0.65{\mu}m$ 공정을 이용한 모델링과 시뮬레이션을 수행하였다.

본 논문은 무선 적외선 데이터 전송을 위한 4-Mbps 송 . 수신기 칩의 설계에 관한 것이다. 수신부는 아날로그 프런트-엔드, 클럭 복원 및 프레임 발생 회로, 복조기로 이루어져 있으며 송신부는 변조기와 발광 다이오드 구동기로 이루어져 있다. 여러 단의 증폭기로 구성된 아날로그 프런트-엔드는 DC 크기 및 오프셋 성분을 보상함으로써 다양한 적외선 송 . 수신 환경으로의 적용을 가능하게 하였다. 데이터 변. 복조는 4-Mbps 데이터 전송 방식인 4PPM (pulse position modulation) 방식을 사용하여 IrDA 규격과 호환성을 맞추었다. 설계한 $0.8-{\mu}m$ 2-poly, 2-metal CMOS 표준공정을 사용하여 제작하였으며, ${\pm}2.5V$의 전원 전압에 대하여 소비 전력은 122mW이다.

변조된 Passband 신호의 동기 검파 방식의 복조(Coherent Demodulation)에서 대부분의 수신 신호 decision에서 나타나는 실제적인 문제는 그 성상도가 회전하는 경우이다. 일단 성상도가 회전하는 경우이다. 일단 성상도가 회전하게 되면 수신단에서는 유효한 성상도와 구별해 낼 수 있는 방법이 없다. 그러나 수신기는 회전된 성상도에 의해 수신된 위상을 결정하므로 이러한 문제를 극복해 낼 수 없다면 그 결과는 계속되는 에러로 나타나게 된다. 본 논문에서는 먼저 QPSK 복조기에서의 주파수 옵셋과 위상 오차를 극복하기 위한 Carrier Recovery Loop에 대해서 살펴보고 나서 위상 Rotation을 방지하기 위한 방법을 제시하였다. 검출된 위상 오차를 주파수 옵셋 교정에 선별적으로 적용함으로써 Phase rotation의 발생을 줄일 수 있다. 시뮬레이션을 통해 제시한 방법의 타당성을 검증하였다.