본 논문에서는 이동 통신 시스템에서 많이 사용되는 다양한 사양의 비터비 복호기를 자동으로 생성할 수 있는 가변적 비터비 복호기의 설계방법을 제안한다. 여기서 제안하는 가변적 비터비 복호기는 구속장, 부호율, 생성다항식 등의 길쌈부호기 사양, 프레임당의 비트 수, 전송 속도 등의 데이터 전송 사양, 그리고 복호기의 성능을 위한 연판정 비트수 등을 매개 변수화(parameterization)하여, 사용자가 제공하는 사양변수에 맞는 비터비 복호기를 최적으로 자동 생성하도록 설계되었다. 이를 위해 C 언어로 설계된 사용자 인터페이스 환경 모듈을 구현하였고, 또한 VHDL 언어와 generic 변수를 활용한 비터비 복호기의 기능 블록 모듈이 계층 구조적으로 설계되었다. 설계된 가변적 비터비 복호기의 검증을 위해, IS-95 CDMA 시스템의 규격에 맞는 비터비 복호기를 자동 생성하여 기존의 설계된 내용과 비교 검증하였다. 제안된 방식은 앞으로 사양이 조금씩 바뀔 때마다 비터비 복호기를 새로이 설계할 필요없이, 변경된 사양만 제공함으로써 매우 빠른 시간내에 변경된 하드웨어 설계를 얻을 수 있는 새로운 설계방식이라 할 수 있다.

휴대용 통신장비를 비롯한 각종 전자기기는 고집적화 및 소형화 되고 있으며, 이러한 전자기기는 무수히 많은 원하지 않은 전자파를 발생시키고 있다. 이에 따라 EMI 영향을 최소화 하기 위한 연구가 요구되며, 본 연구에서는 전자기기를 구성하는 각 회로들의 반도체 설계 단계에서의 EMI발생 원인을 분석하여 병렬 버퍼의 출력 구동회로와 decoupling 커페시터를 이용하여 EMI를 최소화하는 회로를 제안한다. 이를 i8052에 적용하여 칩을 제작하고 측정한 결과 delta 전류는 1/3으로 감소하였고 EMI는 10dBuV 이상 개선된 결과를 얻었다.

본 논문에서는 다중의 FPGA 칩과 연결 전용 칩으로 구성되어 있는 프로그래밍이 가능한 PCB(Programmable Circuit Board)를 대상으로 주어진 회로를 분할하는 새로운 회로 분할 방법을 제안한다. 여기서 칩들간에는 상호 연결 가능한 배선 위상이 정해져 있으며 사용할 수 잇는 연결선의 수가 고정되어 있다. 그러므로 회로를 PCB상의 다중의 FPGA 칩으로 분할하기 위해서는 기존의 분할 방법과는 달리 칩들간의 연결선에 대한 제한 조건을 고려하여야 하며 이를 위하여 본 논문에서는 주어진 PCB의 모든 제한조건을 고려한 분할 방법을 제안한다. 또한 분할 속도를 개선하면서 보다 좋은 분할 결과를 얻기 위하여 다단계의 클러스터 트리를 생성하여 계층적 분할을 수행한다. 다수의 벤치마크 회로에 대하여 실험한 결과 입력회로들은 주어진 제한 조건들을 모두 만족하면서 분할되었으며 기존의 다중 분할 방법과 비교한 결과에서는 칩간의 연결선의 수가 최대 10 % 적게 사용되었다.

Reed-Solomon(RS) 부호는 CD-ROM, HDTV, ATM 그리고 디지털 VCR 등 여러 분야에서 연집(burst) 오류를 정정하기 위해 적용되어 왔다. RS 부호를 복호하기 위해서는 Berlekamp-Massey 알고리즘, 유클리드 알고리즘 그리고 수정 유클리드 알고리즘(MEA)이 개발되었다. 최근에는 이들 중에서도 MEA가 가장 자주 사용되었다. 본 논문은 부호의 복호에 사용되는 MEA을 위한 효율적인 반복 셀 구조를 제안한다. 제안된 구조의 두 가지 주된 특징은 다음과 같다. 첫째, MEA의 수행에 있어 기존의 방법[1] 보다 약 25% 적은 수의 클럭 사이클을 이용한다. 둘째, MEA 수행에 소비되는 클럭 사이클의 수가 부호의 길이 n보다 큰 경우 MEA 셀의 개수를 줄일 수 있었으며, 수신된 워드를 위한 버퍼 요구량 또한 줄일 수 있었다. 예로써 (128,124) RS 부호에 대한 MEA 회로가 VHDL을 통하여 기술되고 검증된다.

GF(3)상에서 n변수에 대한 3n개의 서로 다른 극수(Polarity)를 갖는 GRM(Generalized Reed Muller)상수를 구하는 방법을 제안하였다. n개의 입력변수에 대한 일반적인 GRM함수의 생성방법은 단변수에 대한 전달행렬을 구하고 이를 n번의 kronecker 곱을 행한 변환행렬을 이용하여 GRM상수를 구한다. 본 논문에서는 결정도를 이용한 GRM상수의 생성법을 나타내었다. 단 변수에 대한 상수 값의 변화를 결정도에 적용하고 이를 확장하여 n변수에 대한 GRM상수를 구하였다.

본 논문에서는 통과 대역폭이 5KHZ, ripple이 0.1dB이하인 스위치드 캐패시터(Switched Capacitor) 필터를 $0.8{\mu}m$ single poly CMOS ASIC 표준 공정을 이용하여 집적화된 단일 칩으로 제작하였다. 제안된 5차 타원 저역 통과 필털의 구성은 MOS 스위치와 poly 캐패시터, 5개의 2단 CMOS op-amp로 구성하였다. 필터구현은 LC 수동형으로부터 연속전달함수 H(s)를 구하고 쌍선형 z변환을 통하여 이산전달함수 H(z)으로 바꾸어 2차 바이쿼드(biquad)를 종속 연결하는 빌딩블록 방식을 택하였다. 또한 op-amp의 구동범위를 고려하면서 캐패시터 면적을 감소시킨 스케일링 실시한 동일 특성의 필터를 제작하여 그 특성 변화를 비교, 분석하였다. 측정결과 ${\pm}2.5V$ 전원, 50KHz의 표본 주파수에서 2종의 필터 모두 4.96~4.98KHz의 통과 대역폭에 0.7~0.81dB의 리플, 35~38dB정도의 저지대역 이득감쇠 특성을 보였다.

MPEG-II 기반의 HDTV/DTV Encoder 구성부중 하나인 엔트로피 부호화기(entropy encoder)를 설계하였다. 설계된 엔트로피 부호화기는 생성된 비트스트림이 버퍼에 저장될 경우 버퍼의 고갈을 막기위해 제로 스터핑 블록을 첨가함으로써 9Mbps의 비트율로 출력된다. 또한, AC 계수와 DC 계수 table로 PROM이 아닌 조합회로를 사용하여 회로내부에 Critical path가 발생하지 않도록 하였다. 패커부의 경우 배럴 쉬프트 하나를 사용하여 24비트 단위로 패킹을 하도록 하였으며, 헤더정보 부호화부, 입력정보지연부, 부호화부 그리고 버퍼 제어부로 구성된다. 설계된 회로는 VHDL function 시뮬레이션을 통하여 검증하였고, 설계공정 파라미터로는 $0.8{\mu}m$ Gate Array 설계방식을 적용하여 Gate compiler로 P&R을 수행한 결과 전체 Layout의 핀 수와 Gate수는 각각 235개와 120,000개로 측정되었다.

본 논문은 개체군 변환 알고리즘의 새로운 수명할당방식(allocation method)을 제안한다. 이 방법으로 개체군의 크기를 적합도(fitness)에 따라서 조절할 수 있다. 개체군(population)의 크기는 최적해(optimal value) 근처로 갈수록 안정된 상태로 가게 된다. 유전자 코딩에 있어서는 이배체(diploidy) 방식을 사용하였다. 시뮬레이션을 통하여 새로운 수명 할당 방식이 개체군의 크기를 조절할 수 있음을 확인한다.

본 논문에서는 1-D DCT를 이용한 차량 영상의 번호판 영역 및 번호판의 문자 영역을 효과적으로 분할하는 방법을 제안한다. 차량 영상에서 번호판 영역과 번호판의 문자영역은 일정 크기의 고주파 성분에 의하여 구별될 수 있다. 본 방법은 이러한 고주파 성분을 DCT로써 추출하고, 추출된 고주파 성분에 의하여 번호판 영역과 문자영역을 분리하는 방법을 보인다. 또한 제안된 방법에 대한 타당성을 보이기 위하여, 다양한 영상에 대해 실험하였다. 그 결과, 간단한 전처리 만으로 비교적 정확한 번호판 영역 추출이 가능하였으며, 보다 효과적으로 문자영역을 분리할 수 있음을 확인할 수 있었다.