• 한국전기전자재료학회논문지
• /
• 제20권5호
• /
• pp.394-398
• /
• 2007

A simple doping method to fabricate a very thin channel body of the nano-scaled n-type fin field-effect-transistor (FinFET) by arsenic solid-Phase-diffusion (SPD) process is presented. Using the As-doped spin-on-glass films and the rapid thermal annealing for shallow junction, the n-type source-drain extensions with a three-dimensional structure of the FinFET devices were doped. The junction properties of arsenic doped regions were investigated by using the $n^+$-p junction diodes which showed excellent electrical characteristics. The n-type FinFET devices with a gate length of 20-100 nm were fabricated by As-SPD and revealed superior device scalability.

• 한국광학회:학술대회논문집
• /
• 한국광학회 1991년도 제6회 파동 및 레이저 학술발표회 Prodeedings of 6th Conference on Waves and Lasers
• /
• pp.135-138
• /
• 1991

A planar type PIN photodiode has been fabricated and discussed. We used OMVPE systems to grow the structure of u-InP/u-InP/n-InP. P-n junction was formed by Zn-diffusion method at 50$0^{\circ}C$, for 5 minitues. The device characteristics at 5V were as follows: Dark currents were distributed around 1nA. Capacitance was 1.6pF and responsivity was above 0.85 mA/mW for 1.3${\mu}{\textrm}{m}$ wavelength. Measured cut-off frequency(-3dB) at -5V was 1.1㎓.

• 한국전기전자재료학회논문지
• /
• 제27권10호
• /
• pp.613-617
• /
• 2014

This paper was analyzed electrical characteristics of super junction power MOSFET considering to charge imbalance. We extracted optimal design and process parameter at -15% of charge imbalance. Considering extracted design and process parameters, we fabricated super junction MOSFET and analyzed electrical characteristics. We obtained 600~650 V breakdown voltage, $224{\sim}240m{\Omega}$ on resistance. This paper was showed superior on resistance of super junction MOSFET. We can use for automobile industry.

• 대한전자공학회논문지SD
• /
• 제39권1호
• /
• pp.12-17
• /
• 2002

본 논문에서는 전자와 정공의 이온화 계수로부터 4H-SiC를 위한 유효 이온화 계수를 cㆍE/sup m/의 형태로 추출하였고, 이 유효 이온화 계수를 이용하여 4H-SiC p/sup +/n 접합에서의 항복시 임계 전계와 항복 전압을 위한 해석적 표현식을 유도하였다. 해석적 항복 전압 및 항복 전계 결과는 10/sup 15/㎝/sup -3/∼10/sup 18/㎝/sup -3/의 농도 범위에서 실험 결과와 비교하여 오차 범위 10% 이내로 잘 일치하였다.

• 한국전기전자재료학회논문지
• /
• 제27권8호
• /
• pp.497-500
• /
• 2014

In this paper, we analyze electrical characteristics of n/p-pillar layer according to trench angle which is the most important characteristics of SJ MOSFET and core process. Because research target is 600 V class SJ MOSFET, so conclusively trench angle deduced 89.5 degree to implement the breakdown voltage 750 V with 30% margin rate. we found that on resistance is $22mohm{\cdot}cm^2$ and threshold voltage is 3.5 V. Moreover, depletion layer of electric field distribution also uniformly distributes.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.37-42
• /
• 2004

본 논문에서는 선비정질화, 저에너지 이온 주입, 이중 열처리 공정을 이용하여 p/sup ＋/-n 박막 접합을 형성하였다. Ge 이온을 이용하여 결정 Si 기판을 선비정질화하였다. 선비정질화된 시편과 결정 기판에 p-형 불순물인 BF₂이온을 주입하여 접합을 형성하였다. 열처리는 급속 열처리 (RTA : rapid thermal anneal) 방법과 850℃의 노 열처리 (FA : furnace anneal) 방법을 병행하였다. 두 단계의 이중 열처리 방법으로 네 가지 조건을 사용하였는데, 이는 RTA(750℃/10초)＋Ft, FA＋RTA(750℃/10초), RTA(1000℃/10초)＋F4 FA＋RTA(1000℃/10초)이다. Ge 선비정질화를 통하여 시편의 접합 깊이를 감소시킬 수 있었다. RTA 온도가 1000℃인 경우에는 RTA보다는 FA를 먼저 수행하는 것이 접합 깊이(x/sub j/), 면저항(R/sub s/), R/sub s/ x/sub j/, 누설 전류 등의 모든 면에서 유리함을 알 수 있었다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2009년도 임시총회 및 하계학술연구발표회
• /
• pp.112-113
• /
• 2009

• 한국전자현미경학회:학술대회논문집
• /
• 한국현미경학회 1995년도 제26회 춘계학술대회 연제초록
• /
• pp.54-55
• /
• 1995

• 한국광학회:학술대회논문집
• /
• 한국광학회 2006년도 하계학술발표회 논문집
• /
• pp.143-144
• /
• 2006

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1994년도 춘계 학술발표 강연 및 논문 개요집
• /
• pp.46-47
• /
• 1994