• 제목/요약/키워드: Threshold-Voltage

검색결과 1,291건 처리시간 0.025초

동적 문턱전압 제어 기법을 이용한 고속 비반전 SOI 버퍼 회로 (High Speed Non-Inverting SOI Buffer Circuit by Adopting Dynamic Threshold Control)

  • 이종호;박영준
    • 전자공학회논문지D
    • /
    • 제35D권6호
    • /
    • pp.28-36
    • /
    • 1998
  • 낮은 전압에서 고속으로 동작이 가능한 고속 비반전 SOI 버퍼 회로를 제안하였다. 제안된 버퍼 회로는 효율적으로 연결된 보조 MOS 트랜지스터를 경유하여 바디 전압이 동적으로 제어된다. 소자 시뮬레이션을 수행하여 바디가 보조 MOS 트랜지스터로 제어되는 MOS 소자의 전류 구동능력을 보이고 기존의 다른 방식과 비교하였다. SPICE를 이용한 회로 시뮬레이션을 통하여 제안된 버퍼 회로의 지연시간 특성을 조사하고 같은 사양을 가진 기존의 SOI CMOS 버퍼 회로와 비교하였다. 같은 면적을 기준으로 하여 제안된 버퍼회로는 기존의 버퍼 회로에 비해 1.2 V의 동작전압과 2 pF의 부하용량에 대하여 약 36% 지연 시간 단축을 보였다.

  • PDF

Analytical Model for Metal Insulator Semiconductor High Electron Mobility Transistor (MISHEMT) for its High Frequency and High Power Applications

  • Gupta, Ritesh;Aggarwal, Sandeep Kr;Gupta, Mridula;Gupta, R.S.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제6권3호
    • /
    • pp.189-198
    • /
    • 2006
  • A new analytical model has been proposed for predicting the sheet carrier density of Metal insulator Semiconductor High Electron Mobility Transistor (MISHEMT). The model takes into account the non-linear relationship between sheet carrier density and quasi Fermi energy level to consider the quantum effects and to validate it from subthreshold region to high conduction region. Then model has been formulated in such a way that it is applicable to MESFET/HEMT/MISFET with few adjustable parameters. The model can also be used to evaluate the characteristics for different gate insulator geometries like T-gate etc. The model has been extended to forecast the drain current, conductance and high frequency performance. The results so obtained from the analysis show excellent agreement with previous models and simulated results that proves the validity of our model.

3차원 유한요소법을 이용한 TN 모드 액정 셀 특성 분석 연구 (A Study on the Characteristic of Twisted Nematic Liquid Crystal Cell by Three Dimensional Finite Element Method)

  • 정주식;윤상호;이철수;윤석인;원태영
    • 대한전자공학회논문지SD
    • /
    • 제39권12호
    • /
    • pp.1071-1079
    • /
    • 2002
  • 본 논문에서는 액정 셀에서 전압에 따른 액정 거동을 수치 해석적으로 계산하는 방법과 그 적용 예를 보고한다. 액정 거동을 해석하기 위해 복잡한 구조에 적용이 용이한, 3차원 유한요소법을 사용하여 액정 셀 내부의 전압 분포를 계산하였다. 액정 셀 내부에 대한 자유에너지 밀도를 고려하였으며, 에릭슨-레슬리(Ericksen-Leslie) 방정식과 라플라스(Laplace) 방정식을 해석함으로서 액정 셀의 스위칭 특성을 계산하였다. 액정 방향자 분포를 이용하여 액정 셀의 광투과 특성을 Berreman's 4$\times$4 방법으로 계산하였고, 문턱 전압과 응답 속도를 확인하였다.

Fowler-Nordheim 스트레스에 의한 MOS 문턱전압 이동현상을 응용한 비교기 옵셋 제거방법 (New Method for Elimination of Comparator Offset Using the Fowler-Nordheim Stresses)

  • 정인영
    • 대한전자공학회논문지SD
    • /
    • 제46권3호
    • /
    • pp.1-9
    • /
    • 2009
  • 본 논문에서는 MOS 트랜지스터가 FN 스트레스에 의해 문턱전압이 이동하는 현상을 이용하여 비교기 회로의 옵셋을 제거하는 방법을 소개하고, 이를 비교기 회로의 성능개선에 적용해 보인 결과를 보인다. 옵셋이 성능을 저하시키는 대표적인 회로인 DRAM의 비트라인 감지증폭기에 적용하여 옵셋을 제거하는 방법을 설명하고, 테스트 회로를 제작 및 측정하는 실험을 통해서 이를 검증한다. 본 방식은 래치구조가 포함된 모든 형태의 비교기에 적용가능하며, 스트레스-패킷이라고 명명한 형태의 스트레스 바이어스 시퀀스를 통해 다양한 초기 옵셋값을 가지는 많은 숫자의 비교기가 동시에 거의 제로 옵셋으로 수렴할 수 있음을 보인다. 또한 이 방법을 비교기 회로에 적용하는데 있어서 고려해야 할 몇 가지 신뢰도 조건에 대해서도 고찰한다.

Reliability Characteristics of La-doped High-k/Metal Gate nMOSFETs

  • Kang, C.Y.;Choi, R.;Lee, B.H.;Jammy, R.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제9권3호
    • /
    • pp.166-173
    • /
    • 2009
  • The reliability of hafnium oxide gate dielectrics incorporating lanthanum (La) is investigated. nMOSFETs with metal/La-doped high-k dielectric stack show lower $V_{th}$ and $I_{gate}$, which is attributed to the dipole formation at the high-k/$SiO_2$ interface. The reliability results well correlate with the dipole model. Due to lower trapping efficiency, the La-doping of the high-k gate stacks can provide better PBTI immunity, as well as lower charge trapping compared to the control HfSiO stacks. While the devices with La show better immunity to positive bias temperature instability (PBTI) under normal operating conditions, the threshold voltage shift (${\Delta}V_{th}$) at high field PBTI is significant. The results of a transconductance shift (${\Delta}G_m$) that traps are easily generated during high field stress because the La weakens atomic bonding in the interface layer.

고양이 유두근의 활동전압에 미치는 d-propranolol의 영향 (EFFECT OF D-PROPRANOLOL ON TRANSMEMBRANE ACTION POTENTIAL OF CARDIAC PAPILLARY MUSCLE OF CAT)

  • 이종흔;김중수
    • 대한치과의사협회지
    • /
    • 제16권7호통권110호
    • /
    • pp.531-536
    • /
    • 1978
  • Adult cats were light anesthetized with ethyl ether and heart was removed fastly. cardiac papillary muscle was dissected from heart in organ bath con taining Tyrode solution saturated with 95% O₂+5% CO₂, and prepared papillary muscles were placed in Tyrode solution that was continuously circulated and gassed with 95% O₂+5% CO₂at 32℃. The isolated papillary muscle was stimulated continuously with platinum pin electrode at frequency of 15/min and 90/min by means of electric stimulator and transmembrane action potentials were recorded with microelectrdes on the oscilloscope. The drug used was d-propranolol and its concentration was 0.5, 1.5 and 5.0 mg/L. The results obtained were as follows: 1. D-propranolol increased the threshold voltage of papillary muscle and raised by average of 213.6% of control. 2. D-propranolol had no effect on duration of action potential. 3. Conduction time of isolated papillary muscle was increased by d-propranolol and its effect was prominent at frequency of 90/min. 4. the maximum upstroke velocity was decreased by d-propranolol and its effect was dose-depndent decrease.

  • PDF

Integrate-and-Fire Neuron Circuit and Synaptic Device using Floating Body MOSFET with Spike Timing-Dependent Plasticity

  • Kwon, Min-Woo;Kim, Hyungjin;Park, Jungjin;Park, Byung-Gook
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권6호
    • /
    • pp.658-663
    • /
    • 2015
  • In the previous work, we have proposed an integrate-and-fire neuron circuit and synaptic device based on the floating body MOSFET [1-3]. Integrate-and-Fire(I&F) neuron circuit emulates the biological neuron characteristics such as integration, threshold triggering, output generation, refractory period using floating body MOSFET. The synaptic device has short-term and long-term memory in a single silicon device. In this paper, we connect the neuron circuit and the synaptic device using current mirror circuit for summation of post synaptic pulses. We emulate spike-timing-dependent-plasticity (STDP) characteristics of the synapse using feedback voltage without controller or clock. Using memory device in the logic circuit, we can emulate biological synapse and neuron with a small number of devices.

스퍼터링 Mo 도핑 탄소박막의 특성과 유기박막트랜지스터의 게이트 전극으로 응용 (Characteristics of Sputtering Mo Doped Carbon Films and the Application as the Gate Electrode in Organic Thin Film Transistor)

  • 김영곤;박용섭
    • 한국전기전자재료학회논문지
    • /
    • 제30권1호
    • /
    • pp.23-26
    • /
    • 2017
  • Mo doped carbon (C:Mo) thin films were fabricated with various Mo target power densities by unbalanced magnetron sputtering (UBM). The effects of target power density on the surface, structural, and electrical properties of C:Mo films were investigated. UBM sputtered C:Mo thin films exhibited smooth and uniform surfaces. However, the rms surface roughness of C:Mo films were increased with the increase of target power density. Also, the resistivity value of C:Mo film as electrical properties was decreased with the increase of target power density. From the performance of organic thin filml transistor using conductive C:Mo gate electrode, the carrier mobility, threshold voltage, and on/off ratio of drain current (Ion/Ioff) showed $0.16cm^2/V{\cdot}s$, -6.0 V, and $7.7{\times}10^4$, respectively.

IZO 박막 트랜지스터의 UV를 이용한 후열처리 조사 시간에 따른 전기적 특성 평가 (Evaluation of Electrical Properties of IZO Thin-Film with UV Post-Annealing Treatment Time)

  • 이재윤;김한상;김성진
    • 한국전기전자재료학회논문지
    • /
    • 제33권2호
    • /
    • pp.93-98
    • /
    • 2020
  • We investigated the effect of a post-annealing process using ultraviolet (UV) light on the electrical properties of solution-processed InZnO (IZO) thin-film transistors (TFTs). UV light was irradiated on IZO TFTs for different time periods of 0s, 30s, and 90s. We measured transfer and retention stability curves to evaluate the performance of the fabricated TFTs. In addition, we measured height, amplitude, and phase AFM images to analyze changes in the surface and morphology of the devices. AFM measurements were performed by setting the drive amplitude of the cantilever tip to 47.9 mV in tapping mode, then dividing the device surface into 500 nm × 500 nm. In the case of IZO TFT irradiated with UV for 30s, the electron mobility and Ion/Ioff ratio were improved, the threshold voltage was reduced by approximately 2 V, and the subthreshold swing also decreased form 1.34 V/dec to 1.11 V/dec.

3차원 포아송방정식을 이용한 FinFET의 해석학적 포텐셜모델

  • 한지형;정학기;정동수;이종인;권오신
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 추계종합학술대회 B
    • /
    • pp.579-582
    • /
    • 2008
  • 본 연구에서는 문턱전압이하 전류 및 단채널효과를 해석하기 위하여 필수적인 포텐셜분포를 구하기 위하여 3차원 포아송방정식을 이용하고자 한다. 특히 계산시간을 단축시키고 파라미터의 관련성을 이해하기 쉽도록 해석학적 모델을 제시하고자 한다. 이 모델의 정확성을 증명하기 위하여 3차원 수치해석학적 모델과 비교되었으며 소자의 크기파라미터 및 공정파라미터에 따른 변화에 대하여 설명하였다. 특히 채널 도핑여부에 따라 FinFET의 채널 포텐셜을 구하여 향후 문턱전압이하 전류 해석 및 문턱전압 계산에 이용할 수 있도록 모델을 개발하였다.

  • PDF