0.18${\mu}m$ CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계
(A New Design of High-Speed 1-Bit Full Adder Cell Using 0.18${\mu}m$ CMOS Process)
-
- 전기전자학회논문지
- /
- 제12권1호
- /
- pp.1-7
- /
- 2008