• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1999.05a
• /
• pp.485-488
• /
• 1999

In this paper, the effects of back-gate bias on n-channel SOI MOSFETs has been systematically investigated. Back-gate surface is accumulated when negative bias is applied. It is found that the driving current ability of SOI MOSFETs is reduced because the threshold voltage and subthreshold slope are increased and transconductance is decreased due to the hole accumulation in Si body.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.232.1-232.1
• /
• 2013

본 연구에서는 asymmetric과 symmetric 구조의 n채널 MOSFET 소자의 성능 평가에 관한 실험을 진행하였다. 소자의 성능 평가에 있어 아날로그 회로에서의 DC 이득은 중요한 파라미터 중 하나 이다. 따라서 본 연구에서는 gm/ID 측정법을 이용하여 각 소자의 DC 이득 특성을 분석하였다. 게이트 전압에 따른 드레인 전류-드레인 전압 특성 곡선으로부터 early voltage 값을 추출하였다. 이후 최종적으로 수치적 계산을 통해 DC 이득 값을 추출하였다. 실험 결과 asymmetric과 symmetric 소자의 경우 early voltage 값이 각각 -34 V와 -15 V였으며 따라서 DC 이득 특성 또한 asymmetric 소자의 경우가 우수한 것을 확인하였다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1205-1206
• /
• 2008

본 실험에서는 CMOS 공정에서 사용하는 실리콘 트렌치 공정을 이용하여 분절된 트렌치 바디 접촉구조를 형성, 60 V급 전력 MOSFET 소자를 제작하였으며, 결과 소자의 면적을 증가시키지 않고도 제어되지 않은 유도성 스위칭 (UIS) 상황에서 낮은 전도 손실과 높은 항복 에너지 ($E_{AS}$)를 구현하였다. 분절된 트렌치 접촉구조는 소자의 사태 파괴시 n+ 소스 아래의 정공전류를 억제한다. 이는 트렌치 밑 부분에서부터 이온화 충돌이 일어나기 때문이며, 이는 기생 NPN 바이폴라 트랜지스터의 활성화를 억제하여 항복 에너지를 증가시킨다. 기존 소자의 항복 전압은 69.4 V이고 제안된 소자의 항복 전압은 60.4 V로 13% 감소하였지만, 항복 에너지의 경우, 기존소자가 1.84 mJ인데 반하여 제안된 소자는 4.5 mJ로 144 % 증가하였다. 트렌치의 분절 구조는 n+ 소스의 접촉영역을 증가시켜 온 저항을 감소시키며 트렌치 바디 접촉구조와 활성영역의 균일성을 증가시킨다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.22 no.1
• /
• pp.22-27
• /
• 1985

본 논문에서는 채널에 붕소를 이온주입하여 불균일한 도우핑 profile을 가지는 n-채럴 MOSFET의 threshold 전압에 대하여 보다 간단한 모델링을 기술하였다. 실제의 도우핑 Profile들 지수적인 Profile을 지수적인 profile로 근이시키고 Poisson방정식과 depletion approximation을 이용하여 실리콘 표면의 Potential, 최대 공핍층의 폭 그리고 threshold 전압을 구하였다. 계산한 threshold 전압이 실험치와 잘 일치한다는 사실은 이온 주입한 MOS소자들에 대하여 지수적인 도우핑 Profile로 근이시킬 수 있다는 타당성을 보여 주고 있다.

• Transactions on Electrical and Electronic Materials
• /
• v.14 no.6
• /
• pp.291-294
• /
• 2013

When subjected to a change in dimensions, the device performance decreases. Multi-gate SOI devices, viz. the Double Gate MOSFET (DG-MOSFET), are expected to make inroads into integrated circuit applications previously dominated exclusively by planar MOSFETs. The primary focus of attention is how channel engineering (i.e. Graded Channel (GC)) and gate engineering (i.e. Dual Insulator (DI)) as gate oxide) creates an effect on the device performance, specifically, leakage current ($I_{off}$), on current ($I_{on}$), and DIBL. This study examines the performance of the devices, by virtue of a simulation analysis, in conjunction with N-channel DG-MOSFETs. The important parameters for improvement in circuit speed and power consumption are discussed. From the analysis, DG-DI MOSFET is the most suitable candidate for high speed switching application, simultaneously providing better performance as an amplifier.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1995.11a
• /
• pp.236-239
• /
• 1995

In short channel MOSFET, it is very important to establish optimal process conditions because of variation of devise characteristics due to the process parameters. In this paper, we used process simulator and device simulator in order to optimize process parameter which changes of the device characteristics caused by process parameter variation. From this simulation, it has been derived to the dependence relations between process parameter and device characteristics. The experimental results of fabricated short channel device according to the optimal process parameters demonstrate good device characteristics.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.27 no.12
• /
• pp.1870-1877
• /
• 1990

The electromagnetic properties of P- and n-channel split drain magnetic sensitive MOSFET fabricated using 2\ulcorner design rules and CMOS process technology has been investigated. The achieved output voltage in the double drain MOSFET was 160mV at 10\ulcorner drain current and magnetic flux density of 10kG, and the sensitivity was 1.6x10**3 V/A\ulcornerG. A further higher sensitivity was obtained by introducing a third drain in the split region. In this case, the triple drain MOSFET showed a much higher sensitivity of 2x10**3 V/A\ulcornerG under the same condition. Also, the linearity of output voltage vs. magnetic flux density was excellent.

• Proceedings of the KIEE Conference
• /
• 1998.07d
• /
• pp.1291-1293
• /
• 1998

Power MOSFETs are very important Devices in power circuit applications such as motor control, switch mode power supplies & telecommunicatioelectronics. In order to investigated the Avalanch Energy value of MOSFET due to Misalign. Some samples made under several different $P^+$ misalign and $N^+$ misalign. The relationship between evalanch energy value and misalign is investigated as well in this paper.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.11a
• /
• pp.3-6
• /
• 2004

Power semiconductor devices are being compact, high performance and intelligent thanks to recent remarkable developments of silicon design, process and related packaging technologies. Developments of MOS-gate transistors such as MOSFET and IGBT are dominant thanks to their advantages on high speed operation. In conjunction with package technology, silicon technologies such as trench, charge balance and NPT will support future power semiconductors. In addition, wide band gap material such as SiC and GaN are being studies for next generation power semiconductor devices.

• Proceedings of the KIEE Conference
• /
• 1997.11a
• /
• pp.692-696
• /
• 1997

본 연구에서는 BJT(Bipolar Junction Transistor)와 MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 등을 1MeV에너지의 전자빔을 선량을 변화시켜가며 조사시켜 그 특성 변화를 분석하였다. BJT에 대해서는 조사 전, 후의 전류 이득의 측정을 통해 base 에서의 minority-carrie의 수명 변화에 의해서 전류 이득이 감소하는 것으로 나타났으며, MOSFET의 경우는 oxide 지역의 전하량 변화에 의해서 문턱 전압이 영향을 받음을 확인할 수 있었다. BJT의 minority-carrier의 수명 감소량은 조사 선량이 증가함에 따라 직선적으로 변화함을 알 수 있었고, MOSFET의 문턱 전압의 변화는 nMOS와 pMOS의 경우 서로 다름을 관찰할 수 있었는데 이는 oxide내에서 발생하는 전하에 의해 차이가 남을 알 수 있었다.