• 한국항행학회논문지
• /
• 제18권3호
• /
• pp.229-235
• /
• 2014

본 논문은 고효율 고선형 특성을 얻기 위하여 신테라사가 제공한 디지털로 제어되는 아날로그 전치왜곡 칩을 이용한 도허티 전력증폭기를 설계하였다. 여기서 사용된 아날로그 전치왜곡기는 입력과 출력신호를 비교하여 출력의 혼변조 신호 특성을 개선하기 위하여 입력 신호의 크기와 위상을 조절함으로서 선형성을 개선시켰다. 또한, 도허티 전력증폭기를 설계하여 이용함으로써 고효율의 특성을 얻었다. 제작된 전력증폭기는 중심주파수 2150 MHz에서 평형증폭기와 비교하여 11% 이상의 효율 개선 효과와 출력 전력 100W 이하에서 인접채널 전력을 15 dB 이상 개선시켰다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.541-543
• /
• 2008

현재 폭넓은 시장을 형성하고 있는 LED는 전 세계적으로 이슈화 되고 있는 친환경 조명기기로 각광받고 있으며, 향후 조명 산업의 50% 이상 시장 점유율을 차지할 것으로 예상된다. 본 논문에서는 Analog Dimming을 이용하여 Single-stage LED 구동 회로를 제안한다. 제안된 회로는 기존 방식과 달리 DC/DC단이 없으므로 가격 경쟁력 및 높은 전력 변환 효율을 확보할 수 있고, 고조파 규제 만족을 위한 역률 보정 기능이 있으며 휘도를 선형적으로 제어할 수 있는 Analog Dimming 기능을 가지고 있다. 최종적으로 제안된 Single-stage LED 구동 회로의 동작 및 Analog Dimming 제어 기법을 소개하고, 시뮬레이션 및 40W급 시작품을 제작, 동작 실험을 통하여 그 타당성을 검증한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권1호
• /
• pp.28-35
• /
• 2007

This paper presents a high-speed flash analog-to-digital converter (ADC) for ultra wide band (UWB) receivers. In this flash ADC, the interpolating technique is adopted to reduce the number of the amplifiers and a linear and wide-bandwidth interpolating amplifier is presented. For this ADC, the transistor size for the cascaded stages is inversely scaled to improve the trade-off in bandwidth and power consumption. The active inductor peaking technique is also employed in the pre-amplifiers of comparators and the track-and-hold circuit to enhance the bandwidth. Furthermore, a digital-to-analog converter (DAC) is embedded for the sake of measurements. This chip has been fabricated in $0.13{\mu}m$ 1P8M CMOS process and the total power consumption is 113mW with 1V supply voltage. The ADC achieves 4-bit effective number of bits (ENOB) for input signal of 200MHz at 5-GSample/sec.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.66-74
• /
• 2012

In this paper, the impact of segregation layer density ($N_{DSL}$) and length ($L_{DSL}$) on scalability and analog/RF performance of dopant-segregated Schottky barrier (DSSB) SOI MOSFET has been investigated in sub-30 nm regime. It has been found that, although by increasing the $N_{DSL}$ the increased off-state leakage, short-channel effects and the parasitic capacitances limits the scalability, the reduced Schottky barrier width at source-to-channel interface improves the analog/RF figures of merit of this device. Moreover, although by reducing the $L_{DSL}$ the increased voltage drop across the underlap length reduces the drive current, the increased effective channel length improves the scalability of this device. Further, the gain-bandwidth product in a common-source amplifier based on optimized DSSB SOI MOSFET has improved by ~40% over an amplifier based on raised source/drain ultrathin-body SOI MOSFET. Thus, optimizing $N_{DSL}$ and $L_{DSL}$ of DSSB SOI MOSFET makes it a suitable candidate for future nanoscale analog/RF circuits.

• 한국인터넷방송통신학회논문지
• /
• 제16권5호
• /
• pp.63-68
• /
• 2016

오디오 믹서(audio mixer)는 다수의 오디오 신호의 믹싱을 수행하는 전자장치이다, DSP기술과 IT기술의 발전으로 다양한 기능과 확장성을 가진 디지털 믹서가 시장에 보급되고 있다. 그러나 디지털믹서는 제어를 SW를 통해 수행하기 때문에 디지털 오류 또는 소프트웨어 오류에 대해 기존 아날로그 믹서에 비해 안정성에서 매우 취약하다. 본 논문에서는 이러한 문제점에 대응하기 위해 다채널 디지털 아날로그 하이브리드 믹서 구조와 디지털믹서 기능 고장감지 메커니즘과 고장절체 기술을 제안하고 디지털-아날로그 이중화 구조를 가진 오디오 믹서를 개발하였다. 실험결과 전원상실을 제외한 디지털 믹서의 고장을 120ms내에 감지하고 자동으로 아날로그 믹서 모드로 전환하여 믹서 기능 상실 없이 끊임없는 방송 기능을 제공하였다.

• 전자공학회논문지C
• /
• 제36C권11호
• /
• pp.10-17
• /
• 1999

본 논문에서는 MOS 트랜지스터로만 이루어진 CMOS IADC(Current-mode Analog-to-Digital Converter)를 설계하였다. 각 단은 CSH(Current Sample-and-Hold)와 CCMP(Current Comparator)로 구성된 1.5-비트 비트 셀로 구성되었다. 비트 셀 전단은 CFT(Clock Feedthrough)가 제거된 9-비트 해상도의 차동 CSH를 배치하였고, 각 단 비트 셀의 ADSC(Analog-to-Digital Subconverter)는 2개의 래치 CCMP로 구성되었다. 제안된 IADC를 현대 0.65 ㎛ CMOS 파라미터로 ACAD 시뮬레이션 한 결과, 20 Ms/s에서 100 ㎑의 입력 신호에 대한 SINAD(Signal to Noise-Plus-Distortion)은 47 ㏈ SNR (Signal-to-Noise)는 50 ㏈(8-bit)을 얻었고 35.7 ㎽ 소비전력 특성을 나타냈다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권2호
• /
• pp.85-90
• /
• 2009

This paper presents a single supply PLC SoC ASIC with a built-in analog Front-end circuit. To achieve the low power consumption along with low cost, this PLC SoC employs fully CMOS Analog Front End (AFE) and several LDO regulators (LDOs) to provide the internal power for Logic Core, DAC and Input/output Pad driver. The receiver part of the AFE consists of Pre-amplifier, Gain Amplifier and 1 bit Comparator. The transmitter part of the AFE consists of 10 bit Digital Analog Converter and Line Driver. This SoC is implemented with 0.18 ${\mu}m$ 1 Poly 5 Metal CMOS Process. The single supply voltage is 3.3 V and the internal powers are provided using LDOs. The total power consumption is below 30 mA at stand-by mode to meet the Eco-Design requirement. The die size is 3.2 $\times$ 2.8 $mm^{2}$.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.149-156
• /
• 2012

디지털 입력 D급 증폭기는 보청기에서 사용되고 있으며 D급 증폭기는 디지털 회로와 아날로그 회로로 구성되어진다. 아날로그 회로는 가청 주파수 대역에서 잡음을 억제하고 디지털 입력을 아날로그 신호로 변환한다. 본 논문에서 제안한 인터폴레이티드 디지털 델타-시그마 변조기는 디지털 신호 처리기의 출력 신호를 D/A 변조기 입력에 적합하도록 데이터를 변조시킨다. 디지털 필터는 16-bit, 25-kbps 펄스 코드 변조 신호를 16-bit, 50-kbps 신호로 보간 작업을 한다. 이 보간 필터 출력은 3차 디지털 델타-시그마 변조기를 통하여 노이즈 쉐이핑(noise shaping) 처리된다. 최종적으로, 1.5-bit, 3.2-Mbps 신호가 D/A 변조기 입력으로 인가된다.

• 한국전기전자재료학회논문지
• /
• 제21권3호
• /
• pp.213-216
• /
• 2008

The voltages for pixel electrodes on LCD panels are supplied with analog voltages from LCD Driver ICs (LDIs). The latest LDI developed for large LCD TV's has suffered from the degradation of analog output characteristics (target voltage: AVO and output voltage deviation: dVO). By the failure analysis, humps in $I_D-V_G$ curves have been observed in high voltage (HV) NMOS devices for input transistors in amplifiers. The hump is investigated to be the main cause of the deviation for the driving current in HV NMOS transistors. It also makes the matching between two input transistors worse and consequently aggravates the analog output characteristics. By simply modifying the active layout of HV NMOS transistors, this hump was removed and the analog characteristics (AVO &dVO) were improved significantly. In the help of the improved analog characteristics, it also became possible to reduce the size of the input transistors less than a half of conventional transistors and significantly improve the integration density of LDIs.

• Journal of Animal Science and Technology
• /
• 제62권2호
• /
• pp.111-120
• /
• 2020

The definition of meat analog refers to the replacement of the main ingredient with other than meat. It also called a meat substitute, meat alternatives, fake or mock meat, and imitation meat. The increased importance of meat analog in the current trend is due to the health awareness among consumers in their diet and for a better future environment. The factors that lead to this shift is due to low fat and calorie foods intake, flexitarians, animal disease, natural resources depletion, and to reduce greenhouse gas emission. Currently, available marketed meat analog products are plant-based meat in which the quality (i.e., texture and taste) are similar to the conventional meat. The ingredients used are mainly soy proteins with novel ingredients added, such as mycoprotein and soy leghemoglobin. However, plant-based meat is sold primarily in Western countries. Asian countries also will become a potential market in the near future due to growing interest in this product. With the current advance technology, lab-grown meat with no livestock raising or known as cultured meat will be expected to boost the food market in the future. Also, insect-based products will be promising to be the next protein resource for human food. Nevertheless, other than acceptability, cost-effective, reliable production, and consistent quality towards those products, product safety is the top priority. Therefore, the regulatory frameworks need to be developed alongside.