• 한국통신학회논문지
• /
• 제33권2A호
• /
• pp.121-129
• /
• 2008

본 논문은 ECMA(European Computer Manufacturers Association)의 표준인 MB-OFDM (MultiBand-Orthogonal Frequency Division Multiplexing) UWB(Ultra Wide-Band) 시스템에서 SISO(Single Input Single Output) 성능을 유지하면서 데이터 전송률을 2배로 올리기 위한 공간 다중화 MIMO(Multiple Input Multiple Output) 수신기 구조의 성능을 비교, 분석하였다. 이를 위해 송신단은2개의 안테나를 가지는 수평 부호화 방식과 대각 부호화 방식을 사용하였으며 수신단은 2, 3개 안테나에 대한 다양한 공간다중화 수신기 방식을 고려하였다. 다양한 공간 다중화 수신단 구조의 연산 복잡도 비교와 전산 모의 실험을 통해 $2{\times}2$ 구조의 MML 방법 또는 $\2{times}3$ 구조의 ZF 방법이 SISO 성능을 열화시키지 않고 전송률을 높이는 MIMO MB-OFDM의 간단한 수신단 구조임을 확인하였다.

• 한국전자파학회논문지
• /
• 제20권7호
• /
• pp.657-663
• /
• 2009

본 논문에서는 IR-UWB 통신에 적합한 저전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 single-ended 2-stage LNA, S2D, envelop detector, VGA, comparator로 구성되어 있으며, 0.18 ${\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps 일 때 BER값이 $10^{-3}$ 조건에서 sensitivity는 -80.8 dBm이다. 제작된 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V 일 때, 13 mA이며 23.4 nJ/bit 의 성능을 갖는다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제37권2호
• /
• pp.213-219
• /
• 2013

최근 정보 통신 기술의 발전에 따라 GPS를 이용한 실외 위치 기반 서비스와 더불어 정밀한 위치추적이 필요한 실내 위치 기반 서비스에 대한 연구가 활발히 진행되고 있다. 하지만 철골 구조로 이루어진 선박은 전파의 회절 및 굴절에 의한 레인징 오차로 인하여 정확한 위치 측정이 어렵다. 이러한 실내 환경에서 발생하는 위치측정 오차를 줄이기 위하여 본 논문에서는 다중경로에 강인하고 자유공간에서 수 센티미터의 오차를 가지는 UWB(Ultra-wide-band)를 이용하여 어떠한 부가적인 센서 없이도 선내 복도와 같은 좁은 통로에 적합한 거리 개선 알고리즘을 제안한다. 이 개선 방법은 고정노드 배치로 인한 거리 오차는 피타고라스 이론과 근접노드기법으로 해결하고 복도의 코너 구역에서 크게 발생하는 레인징 오차는 거리변화량분석기법을 적용하여 보정하였다. 실험결과 제안한 방법이 기존의 CSS(Chirp spread spectrum) 방법과 비교할 때 노드 수와 거리오차를 각각 66%와 57.41%로 줄였다.

• 대한전자공학회논문지TC
• /
• 제49권7호
• /
• pp.65-70
• /
• 2012

본 논문은 CRLH와 DGS 구조를 합성하여 초광대역 대역 통과 특성이 있으면서 통과대역 내에 조정가능한 이중대역 저지 기능이 있는 필터를 제안한다. 초광대역 대역통과 여파기는 WLAN과의 전파간섭을 피하기 위해 2.4GHz와 5.8GHz를 저지하여야 한다. 이를 위해 본 논문에서는 CRLH구조를 이용하여 2중 저지 대역을 형성하였으며 통과 대역 이후 주파수에서 우수한 대역 저지 효과를 얻기 위해 DGS구조를 합성하였다. 실제 제작된 여파기 측정결과 2.4GHz와 5.8GHz에서 30dB 이상의 저지 특성을 확인하였다. 차단 주파수는 CRLH의 파라미터를 변경함으로써 매우 쉽게 이루어질 수 있다. 제작된 여파기는 0.4dB(Lower Pass-Band), 0.7dB(Upper Pass-Band)의 삽입손실과 0.6ns 이하의 작은 Group Delay를 확인하였다. 또한 크기가 17mm*17mm 로 매우 소형이다.

• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.739-745
• /
• 2009

이 논문은 저주파수 영역에서 광대역을 실현하기 위해 대칭형 미앤더 급전 선로를 이용한 사다리꼴 평면 UWB 안테나의 설계를 제안한다. 제안된 설계 안테나의 크기는 $15.5{\times}2.1{\times}1.6mm^3$이며, 설계에 고려된 유전체는 4.4의 복소 비유전율을 가진다. 계산된 대역폭은 9.52 GHz($1.31{\sim}10.83$ GHz)이고, 측정된 대역폭은 반사 손실 -10 dB 이하에서 9.1 GHz($1.5{\sim}10.6$ GHz)이며, 이 대역은 UWB 안테나 대역폭을 만족한다. 또한, 시뮬레이션상 복사 패턴과 측정 패턴이 각각의 주파수에서 서로 잘 일치하는 것을 보여주고 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권4호
• /
• pp.238-246
• /
• 2011

A 3-5 GHz UWB radar chip in 0.13 ${\mu}m$ CMOS process is presented in this paper. The UWB radar transceiver for surveillance and biometric applications adopts the equivalent time sampling architecture and 4-channel time interleaved samplers to relax the impractical sampling frequency and enhance the overall scanning time. The RF front end (RFFE) includes the wideband LNA and 4-way RF power splitter, and the analog signal processing part consists of the high speed track & hold (T&H) / sample & hold (S&H) and integrator. The interleaved timing clocks are generated using a delay locked loop. The UWB transmitter employs the digitally synthesized topology. The measured NF of RFFE is 9.5 dB in 3-5 GHz. And DLL timing resolution is 50 ps. The measured spectrum of UWB transmitter shows the center frequency within 3-5 GHz satisfying the FCC spectrum mask. The power consumption of receiver and transmitter are 106.5 mW and 57 mW at 1.5 V supply, respectively.

• 한국정보통신학회논문지
• /
• 제10권12호
• /
• pp.2264-2270
• /
• 2006

본 논문에서는 MB-OFDM 방식의 UWB 시스템 응용을 위한 fast-hopping 주파수 합성기들을 설계하였다 세 개의 중심 주파수(3432MHz, 3960MHz, 4488MHz) 생성이 필요한 주파수합성기를 세 가지 구조로 각각 설계하고 성능을 비교하였다. 첫 번째 구조는 4224MHz의 주파수에서 동작하는 단일 PLL을 사용하여 세 개의 중심 주파수를 합성하고, 두 번째 구조는 각각의 중심 주파수에서 동작하는 세 개의 PLL을 사용한다. 본 논문에서 제안된 세 번째 구조는 3960MHz와 528MHz에서 동작하는 두 개의 PLL을 사용하여 원하는 주파수를 합성한다. 0.18um RF CMOS 공정변수를 이용하여 모의실험 한 결과 세 번째 구조가 다른 구조에 비해 switching time, spur, 칩 면적 및 전류 소모 면에서 좋은 특성을 보인다. 제안된 세 번째 구조의 주파수 합성기는 1.3ns 이하의 band switching 특성과 -36dBc 이하의 spur특성을 보이며 1.8V 공급전원 하에서 22mA의 전류를 소모한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.193-196
• /
• 2004

This paper have a whole azimuth Omni-directional radiation pattern and will become the good radiation efficiency for applies in the steeve antenna and form which is the appearance. We contain by whole course of actual implement model to antenna design. And we will confirm the efficiency the analysis of the antenna to design and through a simulated experiment according to the implementation Ideal characteristic of the antenna to be used between 3.1 and 10.6 GHz of UWB.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.289-292
• /
• 2004

In this paper, we propose parallel Viterbi decoders applied to UWB(Ultra Wide Band). In consideration of power dissipation and ease of design, we design the architecture, using 132MHz clock instead of 528MHz clock in Baseband. Because Deinterleaver writes and reads the transmitted data per 6Ncbps(The number of coded bits per symbol). using the difference between the number of sampling clock per symbol and the number of coded bits per symbol, we reduce performance degradation of parallel Viterbi decoders. In comparison with using 528MHz clock, the result is little difference.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.309-312
• /
• 2004

This paper proposes the architecture of UWB OFDM communication system. More high data rate is requested in the 128-point FFT/IFFT of the UWB OFDM communication system than the conventional communication systems. So, the proposed architecture uses pipeline and parallel architecture. For a highly efficient architecture, the optimal clipping power and the input quantization bits are found in simulation. The hardware complexity of the proposed architecture is presented is consideration of Adder, Register and Complex Multiplier.