• 대한전자공학회논문지
• /
• 제22권4호
• /
• pp.24-32
• /
• 1985

This paper presents the design method for multivalued logic functions using $I^2L$ circuits. First, the a비orithm that transforms delta functions into discrete functions of a truncated difference is obtained. The realization of multivalued logic circuits by this algorithm is discussed. And then, the design method is achieved by mixing discrete functions and delta functions using the modified algorithm for given multivalued truth tables. The techniques discussed here are easily extended to multi-input and multi-output logic circuits.

• 한국통신학회논문지
• /
• 제10권1호
• /
• pp.42-47
• /
• 1985

본 논문에서는 대각선으로 출력이 1이 되는 양수 =1을 실현하는 간단한 논리회로를 제시하며 동시에 2출력을 갖는 ROM구조의 $\textrm{I}^2\textrm{L}$에 의한 다치논리회로의 설계를 제시한다. 제시된 회로는대칭적인 다치진리치표의 회로설계와 독립변수를 갖는 다치진리치표의 회로설계에 적합하다. 또한 Galois field(GF) 다치진리치표에 적용하였다.

• 전기의세계
• /
• 제28권1호
• /
• pp.43-52
• /
• 1979

Recently, interest in multivalued(MV) logic system has been increased, despites the apparent difficulties for practical application. This is because of the many advantages of the MV compared with the 2-valued logic systems, such as; (a) higher speed of arithmetical operation on account of the smaller number of digits required for a given data, (b) better utilization of data transmission channels on account of the higher information contents per line, (c) potentially higher density of information storage. This paper describes a MV switching theory and experimental MV logic elements based on current-mode logic technique. These elements tried were a 3-stable pulse generator, a ternary AND, a ternary OR, a MT circuit and a ternary inverter. Tristable flops which are indispensable for constituting a ternary shift register are synthesized using these gates. A BCD to TCD decoder, and vice versa, are proposed by using a ternary inverter and some binary gates. Thus, the feasibility of a large scale MV digital system has been demonstrate.

• 한국통신학회논문지
• /
• 제18권3호
• /
• pp.397-409
• /
• 1993

본 논문은 전류 모드 COMS 다치논리회로를 이용하여 CLA 방식에 의한 8비트 2진 병렬 가산기의 설계를 제안하였고, $5{\mu}m$의 표준 반도체 기술을 이용하여 시뮬레이션하였다. m치의 다치논리회로에 의한 CLA 방식의 가산기 설계시 필요한 발생캐리 $G_K$와 전달캐리 $P_K$의 검출조건을 유도하였고, 이를 4치에 적용하였다. 또한 4치 논리회로와 2진 논리회로의 결합에 의한 연산시 필요한 엔코더, 디코더, mod-4 가산회로, G_k및 P_k 검출회로, 전류-전압 변환회로를 CMOS로 설계하였다. 또한 시뮬레이션을 통해 각 회로의 동작을 검증하였으며, 다치회로의 장점을 이용한 2진 연산에 응용을 보여주었다. 순수한 2진 및 CCD-MVL에 의한 가산기와의 비교를 통해, 제안한 가산기는 1개의 LAC 발생기를 사용하여 1 level로 구성가능하며, 표준 CMOS 기술에 의한 4차 논리회로가 실현 가능하므로 다치논리회로의 유용성을 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.278-281
• /
• 1988

This paper realizes the multi-output truncated difference circuits using current mode CMOS, and presents the algorithm designing multi - valued logic functions of a given multivalued truth tables. This algorithm divides the discrete valued functions and the interval functions, and transforms them into the truncated difference functions. The transformed functions are realized by current mode CMOS. The technique presented here is applied to MOD4 addition circuit and GF(4) multiplication circuit.

• 한국통신학회논문지
• /
• 제13권5호
• /
• pp.411-421
• /
• 1988

본 논문에서는 Tabular法을 이용한 CCD(charge-coupled device) 4値論理回路를 설계하는 방법을 제시하였다. 첫 번째 4値 논리함수를 수산(手算) 및 컴퓨터 프로그래밍에 의해서 분해하고 이것을 기초로 하여 Tabular法에 의한 CCD 4値회로를 실현시키는 알고리즘을 유도하였다. 이 알고리즘에 의해서 2變數 4値 논리함수를 분해(分解)해서 4개의 기본게이트에 의해서 CCD회로를 실현시켰다. 본 논문의 방법에 의하면 기존방법에 비해 동일한 함수를 실현시키는데 소자수(素子數)와 코스트가 상당히 감소됨이 밝혀졌다.

• 센서학회지
• /
• 제33권3호
• /
• pp.152-157
• /
• 2024

In this study, we propose a novel 8T ternary SRAM that can process three logic values (0, 1, and 2) with only two additional transistors, compared with the conventional 6T binary SRAM. The circuit structure consists of positive and negative ternary inverters (PTI and NTI, respectively) with carbon-nanotube field-effect transistors, replacing conventional cross-coupled inverters. In logic '0' or '2,' the proposed SRAM cell operates the same way as conventional binary SRAM. For logic '1,' it works differently as storage nodes on each side retain voltages of V_DD/2 and V_DD, respectively, using the subthreshold current of two additional transistors. By applying the ternary system, the data capacity increases exponentially as the number of cells increases compared with the 6T binary SRAM, and the proposed design has an 18.87% data density improvement. In addition, the Synopsys HSPICE simulation validates the reduction in static power consumption by 71.4% in the array system. In addition, the static noise margins are above 222 mV, ensuring the stability of the cell operation when V_DD is set to 0.9 V.

• 대한전자공학회논문지
• /
• 제15권5호
• /
• pp.29-33
• /
• 1978

본 논문에서는 Galois 스윗칭함수를 구하기 위해서 임의의 유한체상에서 정의되는 Galois 체의 성질을 설명하였고, 임의의 유한체상에서의 연산방법을 밝혔다. 고리고 Lagrange 보간법에 의한 다항식이 유한체상에서 전개될 수 있음을 증명하였다 이 결과를 적용하여 단일변수를 갖는 Galois스윗칭 함수를 유도하고 다치논리회로를 실현하였다.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.189-194
• /
• 2017

양자논리회로의 가역성은 정보 가역적 및 에너지 가역적 회로라는 두 가지 가역 조건을 만족할 때 실현될 수 있다. 본 논문은 다치 양자논리 회로에서 원래상태로의 정보가역성 회복에 필요한 연산 사이클을 모델링하였다. 모델링을 위해 유니터리 스위치를 산술 멱승 스위치로 사용하는 함수 임베딩 방법을 사용하였다. 양자논리회로에서 수반게이트 쌍이 대칭이면 유니터리 스위치함수가 균형함수 특성을 보임으로써 원래상태의 정보 가역성 회복에 1 사이클 연산이 소요되었다. 반대로 비대칭 구조이면 상수 함수에 의해 2 사이클 연산이 소요되었다. 본 논문은 ternary M-S 게이트로 hybrid MCT 게이트를 실현할 경우의 비대칭 구조에 따른 2 사이클 복원 문제는 비대칭 구조의 수반게이트들을 대칭구조의 수반게이트로 등가 변환하여 해결할 수 있음을 밝혔다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2002년도 추계학술대회 및 정기총회
• /
• pp.295-299
• /
• 2002

This paper presents an image contrast enhancement technique for improving low contrast images. We applied fuzzy logic to develop an image contrast enhancement technique in the viewpoint of considering that the low pictorial information of a low contrast image is due to the vaguness or fuzziness of the multivalued levels of brightness rather than randomness. The fuzzy image contrast enhancement technique consists of three main stages, namely, image fuzzification, modification of membership values, and image defuzzification. In the stage of image fuzzification, we need to select a crossover point. To select the crossover point automatically the K-means algorithm is used. The problem of crossover point selection can be considered as the two-category, object and background, classification problem. The proposed method is applied to an experimental image with 256 gray levels and the result of the proposed method is compared with that of the histogram equalization technique. We used the index of fuzziness as a measure of image quality. The result shows that the proposed method is better than the histogram equalization technique.