• 한국정보처리학회논문지
• /
• 제7권8호
• /
• pp.2463-2472
• /
• 2000

본 논문은 무선링크 환경에서 VoIP(Voice Over Internet Protocol)서비스를 효율적으로 지원하는 방안에 대하여 다룬다. 특히, 본 논문에서는 무선 링크의 할당 방식에 따른 VoIP 지원시의 장점과 단점을 고려하였다. 그 결과 VoIP 지원 시에 패킷 교환 방식이 몇 가지 점에서 더 유리한 방법이라는 결론을 내렸다. 그리고 무선 상에서 성공적인 VoIP 서비스를 제공할 수 있도록 몇 가지 주요 요구사항들을 제안하였다. 또한 무선 채널을 효율적으로 이용하는 VoIP 적응 계층인 VoIP CP(VoIP Convergence Protocol)를 제안하고, 이것에 대한 성능 분석 및 평가를 하였다. 결과에 의하여 ITU-T G.723 처럼 긴 싸이클의 Voip 보코더 CODEC을 사용하는 것이 VoIP 동시 사용자의 수를 늘리는데 훨씬 유리한 것으로 나타났다. 이 경우, 시스템의 동시 사용자가 회선 기반 방식보다는 거의 60% 이상 증가하는 것으로 나타났다.

• 한국통신학회논문지
• /
• 제26권12A호
• /
• pp.2059-2066
• /
• 2001

본 논문에서는 프랙탈 영상압축에서 일차원 VLSI 어레이의 입력편의 수를 줄이기 위한 방법을 제안했다. 제안한 VLSI 어레이 구조에서는 쿼드-트리 분할방식을 사용하였으며 치역과 정의역의 데이터 입력핀을 공유함으로써 입력핀의 수를 50% 줄일 수 있었다. 또한 입력 데이터의 가중치가 낮은 하위의 몇 비트를 생략함으로써 데이터 입력핀의 수를 줄이고 처리요소의 내부 연산회로를 간단히 할 수 있었다. 이 방법의 성능을 검증하기 위하여 256x256 및 512$\times$512 Lena 영상을 사용하여 시뮬레이션을 수행했다. 그 결과, 원 입력 데이터의 최하위 2-비트를 제거하여도 신호대 잡음비가 약 32dB로 원 영상을 복원할 수 있었으며 치역과 정의역의 데이터 입력핀을 공유하는 VLSI 어레이에서 보다 입력핀을 추가로 25% 정도 줄일 수 있었다.

• 대한전자공학회논문지SD
• /
• 제49권3호
• /
• pp.15-20
• /
• 2012

본 논문에서는 $0.13{\mu}m$ CMOS 공정을 이용하여 초고속 디지털 인터페이스 응용을 위한 5-Gb/s 광 수신기를 구현하였다. 전치증폭기인 TIA 내에는 낮은 전원전압에서도 동작이 가능한 개선된 RGC 입력구조를 사용하였고, 리미팅 증폭기 내에서는 interleaving 능동피드백 기법 및 소스 디제너레이션 기법을 활용하였다. 이로써, 제안한 광 수신기의 칩 측정결과, $72dB{\Omega}$ 트랜스임피던스 이득, 4.7GHz 대역폭, 및 400mVpp 차동 출력전압 스윙레벨을 얻었다. 또한, 단일 1.2V 전원전압에서 66mW의 낮은 전력을 소모하며, 칩 면적은 $1.6{\times}0.8mm^2$ 이다.

• 한국ITS학회 논문지
• /
• 제2권1호
• /
• pp.93-100
• /
• 2003

본 논문에서는 한국전자 통신 연구원에서 연구 개발한 차세대 DSRC 패킷 통신 기술을 소개하였다. 차세대 DSRC 패킷 통신 시스템의 요구 사항, 목표 시스템 규격, 차세대 DSRC 패킷 통신시스템의 구조에 대하여 설명하였다. 차세대 DSRC 시스템은 최대 24 Mbps 데이터를 5.8GHz 대역으로 전송하는 고속 패킷 통신 시스템으로 기존의 ITS 서비스뿐 아니라 모바일 오피스 서비스를 지원한다. 현재 차세대 DSRC 시스템은 각 모듈 별 기능 시험을 실시하였으며 차세대 DSRC RE 모듈의 front end부분에 대한 MMIC(microwave monolithic integrated circuit) 개발하였다. 본 차세대 DSRC 패켓 통신 시스템은 Mobile PC 제조산업, 차량 탑재 무선 인터넷 산업, 차세대 이동통신으로 차량에 탑재되는 고속 무선 인터넷 단말기로서 모바일 인터넷, 게임 등 모바일 오피스 응용 및 텔레매틱스 서비스 차세대 이동통신 산업 발전에 기여할 것으로 기대된다

• 전자공학회논문지C
• /
• 제36C권3호
• /
• pp.26-34
• /
• 1999

실리콘 집적회로 인터컨넥트에서 전송선 파라미터를 추출하는 새로운 방법을 제시하고 이를 실험적으로 고찰 한다. 실리콘 기판 위에 있는 전송선에서의 신호는 PCB (printed circuit board)혹은 MCM (multi-chip module)의 인터컨넥트와 같은 마이크로 스트립 구조에서 가정하는 quasi-TEM 모드가 아니라 slow wave mode (SWM)로 대부분의 에너지가 전송되기 때문에 기판의 효과를 고려하여 전송선 파라미터를 추출한다. 실리콘 기판에서 전계 및 자계의 특성을 고려하여 커패시턴스 파라미터의 계산을 실리콘 표면을 그라운드로 설정하고 계산하고 인덕턴스는 단일 전송선 모델로부터 추출한 실효 유전상수를 도입하여 계산한다. 제안한 전송선 파라미터 추출 방법의 타당성을 검증하기 위하여 테스트 패턴을 제작하여 실험적 파리미터 추출 값이 제시한 방법의 결과와 약 10% 이내에서 일치한다는 것을 보여 계산 방법의 타당성을 입증한다. 또한 고속 샘플링 오실로스코프(TDR/TDT 메터) 측정을 통하여 제시한 방법이 크로스톡 노이즈를 정확히 예측 할 수 있는 반면 흔히 사용하고 있는 기판의 효과를 고려하지 않는 RC 모델 혹은 ？ 모델은 약 20∼25% 정도 과소 오차(underestimation error)를 보인다는 것을 보인다.

• 한국전자통신학회논문지
• /
• 제11권5호
• /
• pp.479-484
• /
• 2016

본 논문은 Daisy Chain 구조의 CVM(:Cell Voltage Monitoring) 시스템에서, 다양한 DC Level을 갖는 Master IC와 Slave IC 사이에 명령 Data 신호의 전달을 가능하게 해주는 DC Level Shifter 설계를 소개한다. 설계한 회로는 래치 구조가 적용되어 고속 동작이 가능하고, 출력단의 Transmission Gate를 통하여 다양한 DC Level이 출력되도록 설계하였다. 시뮬레이션 및 측정 결과, 0V에서 30V까지의 DC Level 변화에 따른 제어 및 Data 신호의 전달을 확인하였다. Delay Time 오차는 약 170ns가 측정되었지만, 측정 Probe의 Capacitance 성분 및 측정 Board의 영향을 고려하면, 무시할 수 있을 정도의 오차로 간주된다.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.67-74
• /
• 2016

본 논문에서는 다중 직교 부반송파 변조 기반의 새로운 UHF RFID 통신 시스템을 제안한다. 태그 송신-리더 수신 통신에서는 4 부반송파를 이용하여 1.6 Mbps까지 전송속도를 향상시킬 수 있다. 회로의 복잡도 증가를 억제하면서도 전송 속도를 향상시키기 위해서, 태그는 부반송파로서 구형파를 사용하고 각 부반송파는 각각의 부하변조기를 이용한다. 다중 직교 부반송파 기반의 변조 방식을 사용하였기 때문에 제안한 통신 방식은 기존의 UHF 대역 RFID 규격을 만족한다. 리더는 OFDM 복조기를 사용한다. 태그가 리더의 CW 반송파를 역산란하므로 리더 복조기에는 반송파 주파수 오프셋 보정회로는 필요하지 않다. 실험에서는 개발 시스템은 10.8 dB의 잡음 밀도당 비트에너지 비에서 10-5의 비트오율 성능을 가짐을 보인다.

• 전자공학회논문지S
• /
• 제36S권6호
• /
• pp.96-103
• /
• 1999

본 논문은 1차원 DWT 계산을 위한 효율적인 VLSI 구조를 제안한다. 제안한 구조는 $a_nh_m$을 이용하여 웨이브렛 저주파 및 고주파 성분을 계산한다. 반면에 기존의 구조는 $a_nh_m$과 $a_ng_m$을 이용하여 계산한다. an, hm, 그리고 gm은 각각 입력 시퀸스, 웨이브렛 저주파 및 고주파 계수를 나타낸다. 제안한 구조는 Daubechies 웨이브렛 필터 사이의 계수 관계식을 이용하여 좀 더 효율적으로 Daubechies 웨이브렛을 구할 수 있다. 제안한 구조와 기존 구조의 성능을 비교하여 제안한 구조는 부가적인 블록이 필요없는 반면에 기존의 구조는 부가 블록이 필요함을 제시하였다. 또한 VHDL를 이용하여 모델링하고 시뮬레이션하여 제안한 구조가 정상적으로 동작함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.130-134
• /
• 2008

본 논문에서는 1/4-레이트 기법을 사용한 클록 데이터 복원회로를 제안하였다. 제안한 클록 데이터 복원회로를 사용함에 따라 VCO의 발진 주파수를 낮추므로 고속 동작에 유리하다. 제안된 클록 데이터 복원회로는 기존 클록 데이터 복원회로 보다 낮은 지터 특성과 넓은 풀인(pull-in) 범위를 갖는다. 제안된 클록 데이터 복원회로는 1/4-레이트 뱅-뱅 형태의 오버샘플링 위상 검출기, 1/4-레이트 주파수 검출기, 2개의 전하펌프 회로와 저역 통과 필터 그리고 링 VCO회로로 구성되어 있다. 제안된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적과 전력 소모는 $1{\times}1mm^2$, 98 mW 이다.

• 한국전자파학회논문지
• /
• 제13권10호
• /
• pp.1040-1047
• /
• 2002

본 논문에서는 인쇄회로기판을 기구물에 기계적으로 고정시키고, 전기적으로 접지시키기 위해 사용되는 스크류 연결이 파워버스 잡음에 미치는 영향을 분석하였다. 스크류는 인쇄회로기판과 기구물을 연결하기 위하여 파워버스를 관통하게 되며, 이는 파워버스 잡음에 영향을 미치게 된다. 이러한 스크류 연결의 효과를 확인하기 위하여 스크류가 없는 기판과 5개의 스크류를 사용하여 인쇄회로기판과 기구물의 간격을 0.5 mm로 설정한 경우를 비교하였다. 비교 결과 제안된 방법은 스크류가 없는 경우에 비해 0.1 GHz - l GHz의 주파수 대역에서 5 dB 이상 잡음 특성이 개선되는 것을 확인하였다. 또한 신호선이 존재하는 4층 인쇄회로기판에 스크류를 사용한 경우 600 MHz까지 신호의 특성이 개선되는 것을 확인하였다. 본 연구는 고속 회로 및 기구물 설계에 유용하게 활용될 수 있을 것으로 기대된다.