An Efficient VLSI Architecture for the Discrete Wavelet Transform

이산 웨이브렛 변환을 위한 효율적인 VLSI 구조

This paper proposes efficient VLSI architecture for computation of the 1-D discrete wavelet transform (DWT). The proposed VLSI architecture computes the wavelet lowpass and highpass output sequences using the product term anhm, $n,m{\ge}0$, where an and hm denote the imput sequence and the wavelet lowpass filter coefficient, respectively. Whereas the conventional architectures compute the lowpass and highpass output sequences using the product terms anhm and angm, respectively, where gm denotes the wavelet highpass filter coefficient. The proposed architecture is applied to computation of the Daubechies 4-tap wavelet transform using the relationships between the Daubechies wavelet filter coefficients. Performance comparison of various architectures for computation of the 1-D DWT are presented. Note that the proposed architecture does not require extra processing units whereas the conventional architectures need them. Also it is modeled in very high speed integrated circuit hardware description language (VHDL) and simulated to show its functional validity.

본 논문은 1차원 DWT 계산을 위한 효율적인 VLSI 구조를 제안한다. 제안한 구조는 $a_nh_m$을 이용하여 웨이브렛 저주파 및 고주파 성분을 계산한다. 반면에 기존의 구조는 $a_nh_m$과 $a_ng_m$을 이용하여 계산한다. an, hm, 그리고 gm은 각각 입력 시퀸스, 웨이브렛 저주파 및 고주파 계수를 나타낸다. 제안한 구조는 Daubechies 웨이브렛 필터 사이의 계수 관계식을 이용하여 좀 더 효율적으로 Daubechies 웨이브렛을 구할 수 있다. 제안한 구조와 기존 구조의 성능을 비교하여 제안한 구조는 부가적인 블록이 필요없는 반면에 기존의 구조는 부가 블록이 필요함을 제시하였다. 또한 VHDL를 이용하여 모델링하고 시뮬레이션하여 제안한 구조가 정상적으로 동작함을 확인하였다.