• 마이크로전자및패키징학회지
• /
• 제10권1호
• /
• pp.45-50
• /
• 2003

시스템 보드에 플립 칩 BGA가 실장된 3차원 유한요소 해석 모델을 구성하여 열사이클시험 과정에서 발생되는 솔더 접합부의 피로수명을 예측하였다. 피로 모델은 Darveaux의 경험식에 기초하여 비선형 점소성 해석을 수행하였다. 해석은 4종류의 열사이클시험 조건과 패드구조, 솔더 볼의 조성과 크기의 변화에 따라 발생하는 크리프 수명을 평가하였다. 해석결과 $-65∼150^{\circ}C$의 열사이클시험 조건에서 가장 짧은 피로수명을 보였으며, $0∼100^{\circ}C$ 조건과 비교하면 약 3.5 배 정도 증가하였다. 동일한 시험조건에서 패드구조 변화에 따른 피로수명 차이는 SMD구조가 NSMD구조에 비해 약 5.7% 증가하였다 결과적으로 솔더 접합부에서 크리프 변형에너지 밀도가 높으면 피로수명은 짧아지는 것을 알 수 있었다

• 마이크로전자및패키징학회지
• /
• 제15권3호
• /
• pp.9-17
• /
• 2008

전기도금법으로 Cu 머쉬룸 범프를 형성하고 Sn 기판 패드에 플립칩 본딩하여 Cu 머쉬룸 범프 접속부를 형성하였으며, 이의 접속저항을 Sn planar 범프 접속부와 비교하였다. $19.1\sim95.2$ MPa 범위의 본딩응력으로 형성한 Cu머쉬룸 범프 접속부는 $15m\Omega$/bump의 평균 접속저항을 나타내었다. Cu머쉬룸 범프 접속부는 Sn planar범프 접속부에 비해 더 우수한 접속저항 특성을 나타내었다. 캡 표면에 $1{\sim}w4{\mu}m$ 두께의 Sn 코팅층을 전기도금한 Cu 머쉬룸 범프 접속부의 접속저항은 Sn 코팅층의 두께에 무관하였으나 캡 표면의 Sn코팅층을 리플로우 처리한 Cu머쉬룸 범프 접속부에서는 접속저항이 Sn 코팅층의 두께와 리플로우 시간에 크게 의존하였다.

• 마이크로전자및패키징학회지
• /
• 제14권4호
• /
• pp.87-92
• /
• 2007

[ $CaAl_{12}O_{19}:Mn^{4+}$ ] 적색 형광체는 $Mn^{4+}$이온이 0.02 mol 첨가되었을 때 최대 발광 세기가 관찰되었고 $1600^{\circ}C$, 3시간 소성조건에서 우수한 결정성과 발광 효율을 나타내며 중심 파장이 658 nm에서 관찰되었다. 본 연구에서 개발된 $CaAl_{12}O_{19}:Mn^{4+}$ 형광체를 에폭시와 함께 1:3으로 혼합하여서 InGaN UV 발광체의 Bare 칩 위에 코팅하여 중심파장이 658 nm인 적색 LED를 제조하였다. 적색 형광체를 이용하여, 기존의 UV LED를 여기 광원으로 다양한 느낌의 백색 발광체를 설계 할 수 있을 것이다.

• 마이크로전자및패키징학회지
• /
• 제22권2호
• /
• pp.55-59
• /
• 2015

Novel low-volume solder-on-pad (SoP) process is proposed for a fine pitch Cu pillar bump interconnection. A novel solder bumping material (SBM) has been developed for the $60{\mu}m$ pitch SoP using screen printing process. SBM, which is composed of ternary Sn-3.0Ag-0.5Cu (SAC305) solder powder and a polymer resin, is a paste material to perform a fine-pitch SoP in place of the electroplating process. By optimizing the volumetric ratio of the resin, deoxidizing agent, and SAC305 solder powder; the oxide layers on the solder powder and Cu pads are successfully removed during the bumping process without additional treatment or equipment. The Si chip and substrate with daisy-chain pattern are fabricated to develop the fine pitch SoP process and evaluate the fine-pitch interconnection. The fabricated Si substrate has 6724 under bump metallization (UBM) with a $45{\mu}m$ diameter and $60{\mu}m$ pitch. The Si chip with Cu pillar bump is flip chip bonded with the SoP formed substrate using an underfill material with fluxing features. Using the fluxing underfill material is advantageous since it eliminates the flux cleaning process and capillary flow process of underfill. The optimized interconnection process has been validated by the electrical characterization of the daisy-chain pattern. This work is the first report on a successful operation of a fine-pitch SoP and micro bump interconnection using a screen printing process.

• 마이크로전자및패키징학회지
• /
• 제21권1호
• /
• pp.19-23
• /
• 2014

LED (Light Emitting Diode) 시장의 발전이 빠르게 이루어지고 있음에 따라 점차 고효율 LED의 필요성이 증가하고 있다. 이에 우리는 Hole Type의 Padless 신 구조 수직형 LED에서, 접촉 전극의 크기와 그 배치가 Chip의 가동 전압에 어떠한 영향을 미치는지 알아보았다. 이를 위하여 LED simulation을 통한 계산과 실제 Chip 제작을 통한 전기적 특성 평가를 하였다. 그 결과, Simulation 을 통하여 n전극의 크기가 커질수록 구동전압이 낮아짐을 확인하였고, N 전극의 형태가 확산됨에 따라서도 구동전압이 낮아짐을 확인하였다. 이러한 추세는 실제 제작한 LED Chip의 측정 결과와 비슷한 경향을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제10권2호
• /
• pp.61-67
• /
• 2003

고집적 플립 칩 기술을 위한 $50{\mu}m$ 직경의 극미세 58Bi-42Sn 솔더 범프와 Au/Ni/Ti UBM의 계면 반응에 따른 금속간 화합물을 분석하였다. 증발증착법과 lift-off 방법으로 극미세 Bi-Sn 솔더 범프를 형성하고 급속열처리 장비를 이용하여 리플로 공정을 실시하였다. 리플로 공정에서의 냉각속도를 변화시키면서 제작한 솔더 범프의 표면과 단면을 주사전자현미경으로 관찰하였다 $Au(0.1{\mu}m)$/Ni/Ti UBM 위의 극미세 58Bi-42Sn 솔더 범프의 표면과 내부에서 facet 특성을 갖는 다각형의 금속간 화합물들이 다수 관찰되었다. 주사전자현미경의 EDS 분석과 X-선 회절분석으로 확인한 결과 이 금속간 화합물은 $(Au_xBi_yNi_{1-x-y})Sn_2$상임을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제13권2호
• /
• pp.21-26
• /
• 2006

NCA의 물성이 미세피치 Chip on glass (COG) 접합부의 신뢰성에 미치는 영향을 연구하였다. Si 위에 Sn을, 유리기판 위에 In을 열증발 방법으로 증착하고 lift-off 방법을 이용하여 $30{\mu}m$ 피치를 가지는 솔더범프를 형성하였으며 열압착 방법으로 $120^{\circ}C$에서 In 범프와 Sn 범프를 접합하였다. 접합할 때 세 종류의 Non conductive adhesive (NCA)를 적용하였다. 신뢰성은 $0^{\circ}C$와 $100^{\circ}C$ 사이로 열충격시험을 2000회까지 실시하여 평가하였다. 4단자 저항측정법을 이용하여 접합부의 저항을 측정하였다. 필러의 양이 증가할수록 열충격시험 후 접합부의 저항이 가장 적게 증가하여 신뢰성이 우수하였다. 필러의 양이 증가할수록 NCA의 열팽창이 작아지기 때문이다.

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.37-43
• /
• 2006

플립칩 공정에 Sn 범프를 적용하기 위해 도금전류밀도와 전류모드에 따른 Sn 도금막의 표면 거칠기와 경도를 측정하였다. 전류밀도 $5{\sim}50\;ma/cm^{2}$에서 전기도금한 Sn 도금막은 $2.0{\sim}2.4{\mu}m$의 표면 거칠기를 나타내었으며, 직류모드보다 펄스모드로 형성한 Sn 도금막에서 표면 거칠기가 감소하였다 할로겐 램프를 사용하여 $300^{\circ}C$에서 3초간 유지하는 표면 열처리에 의해 Sn 도금의 표면 거칠기가 $1\;{\mu}m$ 정도로 현저히 저하되었다. 전류밀도 $5{\sim}50mA/cm^{2}$에서 전기도금한 Sn 도금막은 10 Hv의 경도를 나타내었다. Sn 범프들을 이용하여 플립칩 본딩한 시편들은 $33{\sim}17m{\Omega}$의 낮은 접속저항을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.9-15
• /
• 2006

이 논문은 코어와 I/O 회로가 포함된 PEEC(Partial Equivalent Electrical Circuit) PDN(Power Distribution Networks)의 임피던스 변화에 따른 칩의 성능 분석을 나타내었다. I/O 전원에 연결된 코어 전원 잡음이 I/O 스위칭에 어떠한 영향이 미치는지 시뮬레이션 결과를 통하여 보였다. 또한 직접 설계한 $7{\times}5$인치 DLL(Delay Locked Loop)시험 보드를 사용하여 칩의 동작 지점에 따른 전원 잡음의 효과를 분석하였다. $50{\sim}400MHz$에 주파수 대역에 따른 DLL의 지터를 측정하고 시뮬레이션 결과로 얻어진 임피던스 값과 비교하였다. PDN의 공진 피크가 100MHz 주파수에서 1옴보다 큰 임피던스를 갖기 때문에 DLL의 지터는 주파수가 100MHz 근처에서 증가함을 보여준다. 타겟 임피던스를 줄이기 위한 방법인 디커플링 커패시터에 따른 칩과 보드의 임피던스 변화를 보였다. 따라서 전원 공급망 설계는 디커플링 커패시터와 함께 코어 스위칭 전류와 I/O 스위칭 전류를 같이 고려해야 한다.

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.1-7
• /
• 2006

WLCSP(wafer level chip size package)는 웨이퍼 레벨에서 패키지 공정이 이루어지는 차세대 패키지 중 하나이다. WLCSP는 웨이퍼 레벨에서 패키지 공정이 이루어진다는 특징으로 인하여 웨이퍼당 생산되는 반도체 칩의 수에 따라 그 패키징 비용을 크게 줄일 수 있다는 장점이 있다. 그러나 응력 버퍼 역할을 하는 기판을 없애는 혁신적인 구조로 인하여 솔더 조인트의 신뢰성이 기존의 BGA 패키지에 비하여 취약하게 되는데, 이러한 솔더 조인트 신뢰성에 대하여 반도체 칩과 솔더볼을 연결하는 폴리머 절연층은 열팽창계수 차이에 의해 발생하는 응력을 흡수하는 중요한 역할을 하게 된다. 본 연구에서는 하이닉스에서 개발한 Omega-CSP를 사용하여 솔더볼 배열 변화와 제 1 절연층의 특성에 따른 솔더 조인트의 열피로 특성을 평가하였다. 그 결과 절연층의 특성 변화가 솔더 조인트의 열피로 특성에 주는 영향은 솔더볼 배열 구조에 따라 변화되는 것을 확인하였다.