• Journal of Sensor Science and Technology
• /
• v.11 no.5
• /
• pp.255-262
• /
• 2002

Human retina is able to detect the edge of an object effectively. We designed a CMOS vision chip by modeling cells of the retina as hardwares involved in edge detection. There are several fluctuation factors which affect characteristics of MOSFETs during CMOS fabrication process and this effect appears as output offset of the vision chip which is composed of pixel arrays and readout circuits. The vision chip detecting edge information from input image is used for input stage of other systems. Therefore, the output offset of a vision chip determine the efficiency of the entire performance of a system. In order to eliminate the offset at the output stage, we designed a vision chip by using CDS(Correlated Double Sampling) technique. Using standard CMOS process, it is possible to integrate with other circuits. Having reliable output characteristics, this chip can be used at the input stage for many applications, like targe tracking system, fingerprint recognition system, human-friendly robot system and etc.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.4
• /
• pp.137-145
• /
• 2008

In this paper, novel CMOS charge pump having NMOS and PMOS transfer switches and a bulk-pumping circuit has been proposed. The NMOS and PMOS transfer switches allow the charge pump to improve the current-driving capability at the output. The bulk-pumping circuit effectively solves the bulk forward problem of the charge pump. To verify the effectiveness, the proposed charge pump was designed using a 80-nm CMOS process. The comparison results indicate that the proposed charge pump enhances the current-driving capability by more than 47% with pumping speed improved by 9%, as compared to conventional charge pumps having either NMOS or PMOS transfer switch. They also indicate that the charge pump reduces the worst-case forward bias of p-type bulk by more than 24%, effectively solving the forward current problem.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.10 no.12
• /
• pp.3614-3621
• /
• 2009

In this paper, A CMOS low-voltage current mode integrator is designed. The designed current-mode integrator is based on linear cascode circuit that is newly proposed in this paper. When it is compared with gain(43.7dB) and unity gain frequency(15.2MHz) of the typical current-mirror type current-mode integrator, the proposed linear cascode current-mode integrator achieves high current gain(47.8dB) and unity gain frequency(27.8MHz). And a 5th Chebyshev current-mode filter with 7.03MHz cutoff frequency is designed. The designed all circuits are simulated by HSPICE using 1.8V-$0.18{\mu}m$ CMOS technology.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.37 no.2
• /
• pp.43-49
• /
• 2000

In this paper, the CMOS four-quadrant analog multipliers for low-voltage low-power applications ate presented. The circuit approach is based on the characteristic of the LV(Low-Voltage) composite transistor which is one of the useful analog building blocks. SPICE simulations are carried out to examine the performances of the designed multipliers. Simulation results are obtained by 0.6${\mu}{\textrm}{m}$ CMOS parameters with 2V power supply. The LV composite transistor can easily be extended to perform a four-quadrant multiplication. The multiplier has a linear input range up to $\pm$0.5V with a linearity error of less than 1%. The measured -3㏈ bandwidth is 290MHz and the power dissipation is 373㎼. The proposed multiplier is expected to be suitable for analog signal processing applications such as portable communication equipment, radio receivers, and hand-held movie cameras.

• Information and Communications Magazine
• /
• v.21 no.6
• /
• pp.143-152
• /
• 2004

최근 RFID 국제 표준안이 확정되고 RFID 태그용 칩이 저가 생산이 가능하게 되면서 특히 물류 유통 분야를 중심으로 기존의 바코드를 대체하는 RFID 시스템의 상용화 가능성이 제시되고있다. 특히 감지거리가 길고 인식률이 좋은 UHF 대역의 기술적인 활용 가능성이 고조되면서 산업적으로 성공할 가능성이 더욱 커지고 있다. UHF 대역의 무선 태그의 생산 기술은 종래에는 GaAs 쇼트키 다이오드와 기타 RF회로를 CMOS 회로와 하나의 칩으로 통합하는 것이 어려워 저가, 초소형의 무선 태그용 칩을 실용화하지 못하였다 하지만 최근에 반도체 기술의 눈부신 발전과 CMOS RF 기술의 발전으로 RF 태그용 무선회로를 하나의 칩으로 통합하여 저가 생산으로 특히 유통 및 물류 분야를 중심으로 긍정적인 활용 결과 및 제품들이 등장하고 있다.(중략)

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.4
• /
• pp.43-43
• /
• 2001

단열회로를 이용한 8-b×8-b 파이프라인 승산기와 4가지 위상을 가지는 전원클럭을 공급하기 위한 개선 된 구조의 전원클럭 발생기를 설계하였다. 전원클럭 신호선의 전하는 복원되어 에너지 소모를 줄인다. 단열회로는 ECRL 형태를 기본으로 하였으며 0.6㎛ CMOS 공정을 사용하여 설계하였다. 개선된 전원클럭 발생기는 기존회로보다 4∼11% 정도 효율이 높았다. 모의실험결과 제안하는 단열회로 승산기는 CMOS 승산기보다 2.6∼3.5배 정도의 에너지를 감소시켰다.

• Review of KIISC
• /
• v.2 no.2
• /
• pp.64-80
• /
• 1992

전화망을 통과하는 음성신호에 대하여, 실시간에 공개열쇠방식의 암호화/복호화를 하기 위한 반도체 IC제조공정평가를 실시하였다. 초당 64k bit의 정보에 대하여 256 bit이상의 key를 갖는 RSA 방식 암호화를 위하여 modular multiplication 환경과 redundant number system을 채택하여 algori-multiple input shift register 를 사용하는 회로로 충족시키는 과정에서, 1.0 $이하의 CMOS공정이 요구된다는 결론에 도달하였으며, 이들 회로의 타당성은 저속 RSA chip의 분석 결과와 비교하여 확인하였다.

• Information and Communications Magazine
• /
• v.28 no.11
• /
• pp.49-55
• /
• 2011

무선센서네트워크를 위한 무선센서노드는 한정된 전력원을 이용하여 수천에서 수만시간의 동작을 가능하게 해야하므로 초저전력 (Ultra Low Power: ULP) 소모가 매우 중요한 설계 요구조건이 된다. 이를 위해 센서노드의 동작 주기(Duty Cycling)를 제어하는 기법이 전체 전력소모를 줄이는 매우 중요한 기술로 사용되고 있다. 회로의 전력 소모 감소를 위한 몇 가지 중요한 기술에는 회로적으로는 전류 재사용기술과 송수선기 구조로는 Super-regenerative 구조와 On-Off Keying 송수신기 구조가 있다. 또한 ULP Radio가 휴면모드에도 Wake-up을 가능하게 하기 위해서는 초저전력 클락 발생기 회로가 1${\mu}W$이하의 전력소모로 구현할 수 있어야 한다. 이러한 사항들을 적절히 고려함으로써 초저전력 CMOS Radio를 구현할 수 있다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.795-797
• /
• 2013

This paper describes a charge sharing capacitive-sensing circuit technique that improves the quality of images captured with fingerprint sensor LSIs. When the finger is dry, the electrical resistance of a finger surface is high. It leads to poor image quality. To capture clear images even when the finger is dry, the modified capacitive detection circuit improves the image quality using an enhancement plate at the finger surface and a voltage control circuit. The test circuit is analyzed on $0.35{\mu}m$ CMOS process.

• 한국정보통신설비학회:학술대회논문집
• /
• 2008.08a
• /
• pp.89-92
• /
• 2008

CMOS 기반의 고주파 집적회로에서는 높은 이득과 출력을 얻기 위하여 인덕터와 같은 수동소자를 사용한다. 그러나 수동소자를 사용하게 되면 넓은 면적을 차지하기 때문에 회로의 크기를 증가시키는 단점을 갖는다. 본 논문에서는 PMOS 를 기반으로 구현한 active inductor 를 적용하여 회로의 면적을 줄일 수 있으며, 기존의 주파수 변환기와 동등한 선형 특성을 갖는 상향 주파수 변환기를 설계하였다. 인덕터를 적용한 상향 주파수 변환기의 OIP3 ($3^{rd}$ Output Intercept Point)는 1.3 dBm 을 가지며, 제안한 상향 주파수 변환기의 OIP3 는 0.8 dBm 으로 동등한 선형 특성을 보이며, layout 상에서 회로의 면적을 40 % 이상 감소하는 특성의 선형 송신기용 주파수 변환기를 설계 분석하였다.