• 한국수학교육학회지시리즈C:초등수학교육
• /
• 제16권3호
• /
• pp.251-266
• /
• 2013

본 연구에서는 사칙연산의 1차적 개념을 학습한 초등학생들을 대상으로 거듭제곱과 혼합계산을 내용으로 하였을 때, 정확한 개념의 인지와 개념의 연결로 스키마와 변형된 스키마를 어떻게 구성을 하는지 알아보았다. 즉 사칙연산의 1차적 개념으로 어떠한 스키마와 변형된 스키마를 형성하여 2차적 개념에 대한 관계적 이해를 하는지, 그리고 연구대상자들이 스스로 형성한 스키마와 변형된 스키마를 어떻게 이용하여 문제 해결에 접근을 하는지, 또한 연구대상자들의 개념구성과 문제해결력에서의 스키마는 어떻게 변형을 이루어 나가는지를 심도 있게 조사하였다. 그 결과 1차적 개념에서 2차적 개념으로 발전 할 때, 정확한 1차적 개념에 대한 인지와 스키마 그리고 변형된 스키마가 중요한 요인으로 작용 한다는 것을 알 수 있었고 이때, 1차적 개념끼리의 연결과 정확한 1차적 개념에 대한 인지로 인해서 만들어지는 스키마와 변형된 스키마의 형성이 2차적 개념으로의 발전과 수학적 문제 해결에 무엇보다도 중요한 역할을 한다는 것을 알 수 있었다.

• 정보처리학회논문지C
• /
• 제17C권3호
• /
• pp.233-242
• /
• 2010

전력분석 공격이 소개되면서 다양한 대응법들이 제안되었고 그러한 대응법들 중 블록 암호의 경우, 암/복호화의 연산 도중 중간 값이 전력 측정에 의해 드러나지 않도록 하는 마스킹 기법이 잘 알려져 있다. SEED는 비선형 연산으로 32 비트 덧셈 연산과 S-box 연산을 동시에 사용하고 각 연산에 대한 마스킹 방법이 조화를 이룰 수 있도록 마스킹 형태 변환 과정이 필요하다. 본 논문에서는 SEED의 구조적 특성을 고려하여, 연산 시간이 많이 필요한 마스킹 형태 변환 횟수를 최소화 하도록 새로운 마스킹 S-box 설계법을 제안한다. 또한 마스킹 S-box 테이블을 하나만 생성하고 이것으로 나머지 마스킹 S-box 연산을 대체할 수 있는 연산식을 만들어 기존 마스킹 기법에 비해 마스킹 S-box로 인한 RAM 사용량을 절반으로 줄여 메모리 크기면에서도 효율적이도록 구성하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.140-142
• /
• 2011

본 논문에서는 모바일 그래픽프로세용 특수목적 연산 회로를 설계하였다. 특수목적 연산회로(SFU)는 6개의 연산, 즉, $1/{\chi}$, $\frac{1}{{\sqrt{x}}$, $log_2x$, $2^x$, $sin(x)$, $cos(x)$를 지원한다. 특수목적 연산 회로는 높은 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 형식을 사용하는 2차 다항식 minimax 알고리즘을 사용하였으며, 높은 연산 성능을 위해 5-단 파이프라인 구조를 갖고 있다. 설계한 특수목적 연산회로 는 65nm 삼성 CMOS 표준셀 공정 조건에서 약 23,000개의 게이트로 구성되며, 약 400 Mhz의 동작 주파수를 가진다. 설계된 회로는 파이프라인 구조로 동작하므로 약 400 MOPS(Million Operations Per Second)의 연산 성능을 갖고 있어서, 고성능 3차원 그래픽 프로세서에 적용이 가능하다.

• 대한수학교육학회지:수학교육학연구
• /
• 제21권3호
• /
• pp.239-259
• /
• 2011

본 연구는 초등학생들의 일반화된 산술로서의 대수적 추론 능력의 실태를 알아보고자, 연산의 성질 이해 과제로 구성된 검사 도구를 이용하여 2학년 648명, 4학년 688명, 6학년 751명의 반응을 분석하였다. 분석 결과, 상당수의 학생들이 문제 상황에 포함된 연산의 성질을 제대로 파악하지 못하였고, 연산의 성질을 적용하여 문제를 해결하는 데 많은 어려움을 겪는 것으로 드러났다. 연산의 성질별로는 교환법칙 과제에서는 저학년에서부터 높은 성공률을 보인 반면, 결합법칙과 분배법칙에서는 고학년에서도 매우 낮은 성공률을 보였다. 문제 상황별로는 특히, 결합법칙 및 분배법칙 과제의 경우 구체적인 수 상황에서의 성공률이 임의의 수 상황에서의 성공률에 비해 상대적으로 더 낮게 나타났다. 이러한 결과들을 토대로 본 논문은 초등학교에서의 대수 지도 방안에 대한 시사점을 제공하였다.

• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1609-1617
• /
• 2019

ECC (Elliptic Curve Cryptography)와 RSA를 기반으로 하는 다양한 공개키 암호 프로토콜 구현을 지원하는 하드웨어 가속기 설계에 관해 기술한다. NIST 표준으로 정의된 소수체 상의 5가지 타원곡선과 3가지 키길이의 RSA를 지원하며 또한, 4가지 타원곡선 점 연산과 6가지 모듈러 연산을 지원하도록 설계되어 ECC와 RSA 기반 다양한 공개키 암호 프로토콜의 하드웨어 구현에 응용될 수 있다. 저면적 구현을 위해 내부 유한체 연산회로는 32 비트의 데이터 패스로 설계되었으며, 워드 기반 몽고메리 곱셈 알고리듬, 타원곡선 점 연산을 위해서는 자코비안 좌표계, 그리고 모듈러 곱의 역원 연산을 위해서는 페르마 소정리를 적용하였다. 설계된 하드웨어 가속기를 FPGA 디바이스에 구현하여 EC-DH 키교환 프로토콜과 RSA 암호·복호 둥작을 구현하여 하드웨어 동작을 검증하였다. 180-nm CMOS 표준 셀 라이브러리로 합성한 결과, 50 MHz 클록 주파수에서 20,800 등가게이트와 28 kbit의 RAM으로 구현되었으며, Virtex-5 FPGA 디바이스에서 1,503 슬라이스와 2개의 BRAM으로 구현되었다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제7권1호
• /
• pp.85-89
• /
• 2007

Many authors considered the computational aspect of sup-min convolution when applied to weighted average operations. They used a computational algorithm based on a-cut representation of fuzzy sets, nonlinear programming implementation of the extension principle, and interval analysis. It is well known that $T_W$(the weakest t-norm)-based addition and multiplication preserve the shape of L-R type fuzzy numbers. In this paper, we consider the computational aspect of the extension principle by the use of $T_W$ when the principle is applied to fuzzy weighted average operations. We give the exact solution for the case where variables and coefficients are L-L fuzzy numbers without programming or the aid of computer resources.

• 한국인터넷방송통신학회논문지
• /
• 제20권2호
• /
• pp.187-193
• /
• 2020

마이크로프로세서에서 부동소수점 연산은 결과의 정확도를 높이기 위하여 실수형 데이터를 대상으로 시행하는 덧셈, 뺄셈, 곱셈, 나눗셈 등의 계산을 의미한다. 일반적으로 프로세서를 설계할 때는 복잡도 때문에 부동소수점 연산은 제외하고 정수형 연산만을 지원하는 경우가 많다. 그러나, 공학 기술 연산, 디지털 신호처리 뿐 만이 아니라, 오늘날 각광을 받고 있는 인공지능 및 신경망에 대한 연산을 수행하기 위하여 필요에 따라서 부동소수점 연산이 포함되어야 한다. 본 논문에서는 VHDL을 이용하여 부동소수점 연산 명령어 기능을 갖는 32 비트 ARMv4 계열의 프로세서를 설계하고, ModelSim으로 검증하였다. 그 결과, ARM의 부동소수점 명령어에 대한 연산을 성공적으로 수행할 수 있었다.

• 한국통신학회논문지
• /
• 제30권11A호
• /
• pp.1098-1103
• /
• 2005

에지나 윤곽 정보는 인간의 시각 시스템에 의하여 가장 잘 인식되며 객체의 인식과 지각에 사용되는 중요한 정보이다. 그러므로 비디오내의 객체간의 상호작용, 객체기반 코딩과 표현과 같은 응용을 위하여, 비디오객체의 추출과정에 에지정보를 적용하면 인간의 시각 시스템과 근접한 객체 경계를 얻을 수 있다. 대부분의 객체추출 방식은 연산량이 많고 반복적인 연산을 수행하므로 실시간 처리가 어렵다. 본 논문에서는 비디오객체 분할 과정에 에지 정보를 적용하여 정확한 객체 경계를 추출하는 VLSI 구조를 제안한다. 제안된 하드웨어 구조는 연산방식이 간단하므로 하드웨어로 쉽게 구현될 수 있으며, 제안된 VLSI 하드웨어 구조를 이용하면 객체기반 멀티미디어 응용을 위하여 실시간으로 비디오객체를 분할할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.540-543
• /
• 2013

본 논문은 SIMT 구조 기반의 멀티코어 GPGPU의 통합 ALU를 설계하였다. 조건부 분기 명령어, 데이터 이동 명령어, 정수형 산술 연산 명령어, 부동소수점 산술 연산 명령어를 처리할 수 있으며 멀티코어 GPGPU의 다양한 형태의 병렬처리 기능을 지원하기 위하여 다 수의 ALU가 탑재된다. 각 명령어 연산의 처리방식의 공통성을 회로 수준에서 통합하여 최소의 크기로 ALU를 설계하는 것이 본 논문의 주안점이다. 모든 명령어는 테스트 프로그램을 작성하여 실험하였고 CPU로 연산한 결과와 비교하여 본 논문의 ALU가 정상적으로 동작함을 검증하였다. 본 논문에서 설계한 통합 ALU의 크기는 약 2만 게이트이며 최대 동작주파수는 430MHz이다.

• 한국정보통신학회논문지
• /
• 제17권12호
• /
• pp.2921-2926
• /
• 2013

본 논문에서 제안된 십진 부동소수점 연산 장치(decimal floating-point arithmetic unit, DFP)는 L.K.Wang에 의해 제안된 십진 부동소수점 유닛을 기반으로 하여 데이터의 병렬 처리를 통해 동일한 크기의 지수를 갖는 두 오퍼랜드의 가수 영역의 고속 연산을 지원하도록 재설계 하였다. 제안된 십진 부동소수점 연산 장치는 Xilinx ISE를 이용하여 xc2vp30-7ff896 타겟 디바이스로 합성하였으며 (주)시스템센트로이드의 Flowrian을 통해 시뮬레이션 검증하였다. 제안된 방식은 L.K.Wang에 의해 제안된 설계 방식 및 참고문헌 [6]의 설계 방식과 비교하여 동일한 입력 데이터를 이용하여 시뮬레이션 검증한 결과, L.K.Wang 방식보다 약 8.4%, 참고문헌 [6]의 방식보다 약 3% 정도의 처리 속도가 향상되었다.