• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 춘계학술대회 논문집 디스플레이 광소자 분야
• /
• pp.136-140
• /
• 2002

투과형 광 시야각 모드의 하나인 Fringe Field Switching (FFS) mode를 반사형 액정 디스플레이소자로 응용하여 전기 광학적 특성을 컴퓨터 시늉 하였다. FFS mode는 액정이 수평으로 균일하게 유지되면서 구동하므로, 시야각에 따른 굴절률 변화 역시 균일하게 유지된다. 이러한 특성 때문에 반사형 FFS mode는 부가적인 위상필름을 쓰지 않고, 액정층과 편광판 1매 만으로도 일정한 수준의 반사형 디스플레이 특성을 얻을 수 있다. 컴퓨터 시늉을 통해 1매 편광판과 액정층, 반사판으로 구성된 Normally Black모드의 셀 구조를 취하고, 셀 간격을 일정하게 유지하면서 액정의 ${\Delta}n$을 변화시켜 특성을 구하는 방식으로 수행하여, 입사광의 파장이 550nm일때 최적의 셀 위상차값으로 $d{\Delta}n$인 $0.1365{\mu}m$를 얻었다. 입사광원을 $0^{\circ}C$로 하고 편광판 투과율이 41%였을 때 정면 반사율은 on시 33.6%, off시 0.14%로 명암대비가 233:1이었다. 특히 시야각은 극각 $60^{\circ}C$이내의 전 방향에서 명암 대비비가 5이상의 특성을 보였다.

• 대한전자공학회논문지
• /
• 제26권5호
• /
• pp.117-126
• /
• 1989

본 논문에서는 게이트 어레이 방식의 레이아웃 설계를 위한 새로운 배치 알고리듬을 제안한다. 제안된 배치 알고리듬은 서로 크기가 다른 마크로셀을 처리할 수 있으며, I/Q pad의 위치를 고려함으로써 칩의 내부 영역과 I/Q pad간의 배선을 효율적으로 자동화한다. 알고리듬은 초기 분할, 초기 배치 개선의 3단계로 구성된다. 초기 분할 단계에서는 각 I/Q pad의 위치를 고려하여 clustering에 의해 전체 회로를 5그룹으로 분할한다. 초기 배치 단계에서는 각 I/Q pad 및 주변 그룹과의 연결도를 고려한 clustering/min-cut 분할에 의해 각 셀의 위치를 할당한다. 또한, 배치 개선에서는 확률적 배선 밀도 함수를 도입하여 칩내의 배선 밀도를 균일화하기 위한 셀 이동 알고리듬을 제안한다.

• 전자공학회논문지SC
• /
• 제39권4호
• /
• pp.36-42
• /
• 2002

본 논문에서는 유한체 GF($P^m$)상에서 모든 항의 계수가 이 아닌 두 다항식의 승산 알고리즘을 제시하였다. 제시된 승산 알고리즘을 이용하여 모듈 구조의 병렬 입-출력 승산기를 구성하였다. 제시된 승산기는 $(m+1)^2$개의 동일한 셀로 구성되었으며, 각각의 셀은 1개의 mod(p) 가산 게이트와 1개의 mod(p) 승산 게이트로 구성되었다. 본 논문에서 제시된 승산기는 클럭이 필요하지 않고 m개의 mod(p) 가산 게이트 지연시간과 1개의 mod(p) 승산 게이트 소자 지연시간만을 필요로 한다. 또한, 제시된 승산기는 규칙성과 셀 배열에 의한 모듈성을 가지므로 VLSI 회로 실현에 적합할 것이다.

• 전자공학회논문지C
• /
• 제36C권11호
• /
• pp.10-17
• /
• 1999

본 논문에서는 MOS 트랜지스터로만 이루어진 CMOS IADC(Current-mode Analog-to-Digital Converter)를 설계하였다. 각 단은 CSH(Current Sample-and-Hold)와 CCMP(Current Comparator)로 구성된 1.5-비트 비트 셀로 구성되었다. 비트 셀 전단은 CFT(Clock Feedthrough)가 제거된 9-비트 해상도의 차동 CSH를 배치하였고, 각 단 비트 셀의 ADSC(Analog-to-Digital Subconverter)는 2개의 래치 CCMP로 구성되었다. 제안된 IADC를 현대 0.65 ㎛ CMOS 파라미터로 ACAD 시뮬레이션 한 결과, 20 Ms/s에서 100 ㎑의 입력 신호에 대한 SINAD(Signal to Noise-Plus-Distortion)은 47 ㏈ SNR (Signal-to-Noise)는 50 ㏈(8-bit)을 얻었고 35.7 ㎽ 소비전력 특성을 나타냈다.

• 전자공학회논문지C
• /
• 제36C권11호
• /
• pp.46-54
• /
• 1999

셀룰러 신경망 셀의 출력값은 각 셀의 초기 상태값에 따라서 국부적 최소점으로 안정화될 수 있으므로 출력값에 오류를 가져을 수 있다. 이에 본 논문에서는 각 셀의 초기 상태값에 관계없이 출력값이 전역적 최소점 도달하여 정확한 출력이 보장되도록 하는 어닐링 기능을 갖는 6×6 셀룰러 신경망을 설계하였다. 이 칩은 0.8㎛ CMOS 공정으로 설계하였다. 설계된 칩은 약 15,000여개의 트랜지스터로 구성되며 칩 면적은 약 2.89×2.89㎟이다. 설계된 회로를 이용한 윤곽선 추출 및 hole filling에 대한 시뮬레이션 결과에서 어닐링이 되지 않은 경우에서 출력값에 오류를 일으킬 수 있지만 어닐링 기능을 갖는 경우에는 오류가 발생하지 않는 것을 확인하였다. 시뮬레이션에서 어닐링 시간은 3μsec로 하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 춘계학술대회 논문집 반도체 재료 센서 박막재료 전자세라믹스
• /
• pp.46-50
• /
• 2004

인쇄/소결 방법으로 가시영역에서 광감도가 매우 큰 CdSSe 다결정 후막을 만들고 이를 이용하여 광전도 젤을 제작하였다. 후막의 낱알 크기는 $5{\mu}m$ 정도이였다. 광전도 셀은 소결 촉진제로 첨가한 $cucl_2$ 양이 CdSSe 1 g 당 3.06~0.10 mg 정도이변 감도, 광전류와 암전류의 비율이 각각 0.7과 $10^5$ 이상을 나타내었고, Cds 와 CdSe 의 질량비가 1:0, 9:1, 8:2, 7:3, 6:4, 5:5일 때 응답파장은 각각 500nm, 520nm, 540nm, 570nm, 620nm, 660nm였다. 또한 주파수 특성을 나타내는 응답시간은 오름시간과 감쇠시간이 각각 30관 20ms 정도 이였으며 최대허용 소비 전력은 80mw 이상이었다. 이상과 같이 인쇄/소결 방법으로 제작된 광전도 셀은 $cucl_2$ 양이 CdSSe 1g 당 0.06~0.10 mg 정도 주입되면 센서로써 좋은 특성을 나타내었다.

• 대한전자공학회논문지TC
• /
• 제44권7호통권361호
• /
• pp.81-87
• /
• 2007

전통적인 셀룰러 시스템에서의 주파수 재사용 방법은 주파수를 분할하고 특정 셀에 위치한 단말들을 특정 주파수 영역에 할당시키는 반면, OFDMA 시스템에서의 주파수 재사용은 스케줄링에 의해서 결정되는 부반송파 할당 문제로 볼 수 있다. 이 논문에서는 주파수 설계에 의해서 인접한 셀들이 배타적인 주파수를 사용하도록 하는 대신, 각 셀이 셀 번호에 따라서 정적으로 결정되는 불규칙적인 패턴을 가지는 주파수 영역을 사용하는 방법을 제안한다. 이 논문에서는 불규칙적인 주파수 할당 패턴을 사용하는 것이 계획적인 주파수 할당을 하는 것에 견줄 정도의 효과적인 간섭 회피와 높은 데이터 전송률을 얻는 것이 가능함을 보인다.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.32-39
• /
• 2010

기존의 셀 특성 분석은 다중 입력 변화를 고려하지 않고 셀 특성 분석을 수행한다. 다중 입력 변화가 시간적 근접성에 따라 게이트 지연 시간에 미치는 영향이 커지면서, 기존의 셀 특성 분석으로는 정확한 게이트 지연 시간을 예측하기가 어려워지게 되었다. 다중 입력 변화의 영향으로 인하여 게이트 지연 시간이 최대 46%까지 차이가 나는 것을 실험을 통하여 확인하였다. 본 논문에서는 다중 입력 변화의 시간적 근접성으로 인한 지연 시간 변화를 고려한 게이트 지연 시간 모델을 제안하였다. 제안된 모델은 Radial Basis Function (RBF)을 이용하여 지연 시간 변화량을 계산한다. 제안된 방법이 다중 입력 변화가 발생하였을 때, 보다 정확하게 게이트 지연 시간을 예측하는 것을 실험결과를 통하여 확인하였다.

• 대한전자공학회논문지TC
• /
• 제44권12호
• /
• pp.8-15
• /
• 2007

본 논문에서는 기존의 Right/left-handed 전송선(RLH-TL)에 집중 직렬 캐패시터와 병렬 인덕터 구현으로 발생하는 방사 효과를 포함하여 단위 셀을 모델링한다. 방사 효과가 고려된 RLH-TL 단위셀의 등가 회로를 제공하고 갭 커패시터와 션트 인터터에서의 방사율에 따른 Bloch 임피던스와 복소 전파상수를 해석한다. 두 개의 방사율이 같을 때 RLH-TL의 Block 임피던스는 RH-TL의 특성임피던스와 같아짐을 보인다. 게다가, 주어진 주파수에서 특정한 위상 변화를 위한 단위 셀의 설계 공식을 유도하여 제공한다. 마지막으로, 안테나 응용을 위해 RLH-TL에서 다양한 방법으로 방사효과를 control할 수 있는 설계 공식을 제공한다.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.272-275
• /
• 2017

최근 반도체의 집적도가 증가하고 배선 폭이 미세해짐에 따라 칩 수준의 EMI(electromagnetic interference)가 문제로 대두되고 있다. 이에 따라 칩 제조사는 칩 수준의 EMI를 측정하기 위해 TEM 셀(transverse electromagnetic cell)을 사용하고 있다. 이를 위해 측정용 PCB(printed circuit board)를 제작하여야 하지만, PCB의 배선 패턴 등이 EMI 측정에 영향을 미칠 수 있다는 점이 간과되고 있다. 본 논문에서는 PCB 설계 변수를 변화시켜가며 테스트 패턴을 제작한 다음 TEM 셀의 EMI 측정에 미치는 영향을 분석하였다. 또한 이를 바탕으로 EMI 측정에 미치는 영향을 최소화하기 위한 PCB 설계 가이드라인을 제시하였다.