Journal of the Institute of Electronics Engineers of Korea SC (전자공학회논문지SC)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design of a Parallel Multiplier for Irreducible Polynomials with All Non-zero Coefficients over GF($p^m$)

GF($p^m$)상에서 모든 항의 계수가 0이 아닌 기약다항식에 대한 병렬 승산기의 설계

  • Published : 2002.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we proposed a multiplicative algorithm for two polynomials with all non-zero coefficients over finite field GF($P^m$). Using the proposed multiplicative algorithm, we constructed the multiplier of modular architecture with parallel in-output. The proposed multiplier is composed of $(m+1)^2$ identical cells, each cell consists of one mod(p) additional gate and one mod(p) multiplicative gate. Proposed multiplier need one mod(p) multiplicative gate delay time and m mod(p) additional gate delay time not clock. Also, our architecture is regular and possesses the property of modularity, therefore well-suited for VLSI implementation.

본 논문에서는 유한체 GF($P^m$)상에서 모든 항의 계수가 이 아닌 두 다항식의 승산 알고리즘을 제시하였다. 제시된 승산 알고리즘을 이용하여 모듈 구조의 병렬 입-출력 승산기를 구성하였다. 제시된 승산기는 $(m+1)^2$개의 동일한 셀로 구성되었으며, 각각의 셀은 1개의 mod(p) 가산 게이트와 1개의 mod(p) 승산 게이트로 구성되었다. 본 논문에서 제시된 승산기는 클럭이 필요하지 않고 m개의 mod(p) 가산 게이트 지연시간과 1개의 mod(p) 승산 게이트 소자 지연시간만을 필요로 한다. 또한, 제시된 승산기는 규칙성과 셀 배열에 의한 모듈성을 가지므로 VLSI 회로 실현에 적합할 것이다.

Keywords

References

  1. S.L. Hurst, 'Multiple-Valued Logic-its Future,' IEEE Trans. Computers, vol 30, pp. 1161-1179, Dec. 1984 https://doi.org/10.1109/TC.1984.1676392
  2. C.S. Yeh, I.S. Reed, and T.K. Truong, 'Systolic Multipliers for Finite Fields GF($2^m$),' IEEE Trans. Computers, vol. 33, no. 4, pp. 357-360, Apr. 1984 https://doi.org/10.1109/TC.1984.1676441
  3. S.W. Wei, 'A Systolic Power-Sum Circuit for GF($2^m$),' IEEE Trans. Computers, vol. 43, no. 2, pp. 226-229, Feb. 1994 https://doi.org/10.1109/12.262128
  4. C.L. Wang, 'Bit-Level Systolic Array for fast Exponentiation in GF($2^m$),' IEEE Trans. Com-puters, vol. 43, no. 7, pp. 838-841, July 1994 https://doi.org/10.1109/12.293263
  5. J.J. Wonziak, 'Systolic Dual Basis Serial Mutiplier,' IEE Proc. Computers and Digital Technology, vol. 145, no. 3, pp. 237-241, July 1998 https://doi.org/10.1049/ip-cdt:19981938
  6. M.A. Hasan, M.Z. Wang, and V.K. Bhargava, 'Moduler Construction of Low Complexity Parallel Multipliers for a Class of Finite Fields GF($2^m$),' IEEE Trans. Computers, vol. 41, no. 8, pp. 961-971, Aug. 1992 https://doi.org/10.1109/12.156539
  7. C.K. Koc, and B. Sunar, 'Low Complexity Bit-Parallel Canonical and Normal Basis Multipliers for a Class of Finite Fields,' IEEE Trans. Computers, vol. 47, no. 3, pp. 353-356, Mar. 1998 https://doi.org/10.1109/12.660172
  8. H. Wu and M.A. Hasan, 'Low Complexity Bit-Parallel Multipliers for a Class of Finite Fields,' IEEE Trans. Computers, vol. 47, no. 8, pp. 883-887, Nov. 1998 https://doi.org/10.1109/12.707588
  9. H. Wu and M.A. Hasan and L.F. Blake, 'New Low-Complexity Bit-Parallel Finite Fields Multipliers Using Weekly Dual Basis,' IEEE Trans. Computers, vol. 47, no. 11 pp. 1223-1234, Nov. 1998 https://doi.org/10.1109/12.736433
  10. C.Y. Lee, E.H. Lu, and J.Y. Lee, 'Bit-Parallel Systolic Multipliers for $GF(2^m)$ Fields Defined by All-One and Equally Spaced Polynomials,' IEEE Trans. Computers, vol. 50, no. 5, pp. 385-392, May 2001 https://doi.org/10.1109/12.926154
  11. 황종학, 박승용, 신부식, 김흥수 '멀티플렉서를 이용한 GF($2^m$) 상의 승산기,' 전자공학회 논문지, 제37권, SC편, 제7호, pp. 35-41, 2000년 7월
  12. T,Itoh and S.Tsujii, 'Structure of Parallel Multipliers for a Class of Fields GF($2^m$),' Inform. Comp., vol. 83, pp.21-40, 1989 https://doi.org/10.1016/0890-5401(89)90045-X
  13. 황종학, 심재환, 최재석, 김흥수, 'GF($2^m$)상의 기약 3 항식을 이용한 승산기 설계,' 전자공학회 논문지, 제37권, SC편, 제1호, pp. 27-34, 2000년 1월
  14. P.E. Scott, S.e. Tavares, L.E. Peppard, 'A Fast VLSI Multiplier for GF($2^m$),' IEEE journal Selected Areas in Comunications, SAL-4, no. 1, pp. 62-65, Jan. 1986 https://doi.org/10.1109/JSAC.1986.1146305
  15. 성현경, 김흥수, 'GF($2^m$)상의 셀배열 승산기의 구성.' 전자공학회 논문지, 제26권, 제4호, pp. 81-87, 1989년 4월