• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
• /
• pp.172-175
• /
• 2003

새로운 전력 반도체 소자로 주목받고 있는 MOS 구동 사이리스터 중 대 전력용으로 사용되는 EST는 높은 전류 밀도에서 게이트에 의한 전류 조절이 가능할 뿐만 아니라 다른 MOS 구동 사이리스터 소자와는 달리 전류 포화 특성을 지녀 차세대 전력 반도체로 각광 받고 있는 소자이다. 하지만 소자의 동작 시에 스냅-백 특성을 지녀 전력의 손실을 유발할 뿐만 아니라 오동작을 일으킬 가능성이 있다. 따라서 본 논문에서는 기존의 EST에서 스냅-백 특성의 제거와 저지 전압의 향상을 위해 트랜치 전극을 가지는 새로운 구조를 제안하고 게이트 전극과 캐소드 전극의 트랜치 화에 따른 특성 변화 양상을 살펴보기 위해 게이트 전극만 트랜치로 구성한 경우와 캐소드 전극만 트랜치로 구성한 경우를 시뮬레이션을 통해 해석하였다. 그 결과 기존의 EST에서 게이트 전극만을 트랜치 형태로 바꾼 경우에는 스냅-백 특성이 1.1 V의 애노드 전압과 91 A/cm2의 전류 밀도에서 발생하고 순방향 저지 모드 시의 저지 전압은 800 V로 기존의 257에 비해 월등한 전기적 특성 향상을 가져왔다. 그러나 기존의 EST에서 캐소드 전극만을 트랜치 형태로 바꾼 경우에는 스냅-백 특성이 1.72 V의 애노드 전압과 25 A/cm2의 전류 밀도에서 발생하고 순방향 저지 모드 시의 저지 전압은 613 V로 스냅-백 특성은 향상되었으나 저지 전압은 기존의 EST 보다 감소하였다. 결국 기존의 EST에서 게이트 전극만을 트랜치 전극 형태로 구성한 경우에 가장 탁월한 전기적 특성을 갖는 것으로 나타났다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.333-340
• /
• 2022

고전압용 정전기 보호소자인 DDDNMOS(double diffused drain N-type MOSFET) 소자의 더블 스냅백 방지를 위한 최적의 이온주입 조건을 결정하기 위해 공정 및 소자 시뮬레이션이 수행되었다. HP-Well, N^- 드리프트 및 N⁺ 드레인 이온주입량의 변화가 더블 스냅백 및 애발란치 브레이크다운 전압에 미치는 영향을 고찰함으로써 더블 스냅백을 방지하여 정전기 보호 성능 개선할 수 있었다. HP-Well 영역보다는 N^- 드리프트 영역의 이온주입 농도를 최적으로 설계할 경우, 1차 on 상태에서 2차 on 상태로 전이하는 것을 막아주므로 비교적 양호한 정전기 보호 성능을 얻을 수 있었다. 또한 드리프트 이온주입 농도는 누설전류 및 애발란치 브레이크다운 전압에도 영향을 미치므로 동작전압이 30V보다 큰 공정기술에서는 DPS와 같은 새로운 구조를 적용하거나, 대안으로 여러 공정 변수들을 종합(colligation)하여 적용할 경우 향상된 정전기 보호 성능을 실현할 수 있을 것이다.

• 한국위성정보통신학회논문지
• /
• 제7권2호
• /
• pp.18-24
• /
• 2012

본 논문에서는 ESD 방지를 위한 최적 방법론에 목표하여 확장된 드레인을 갖는 EDNMOS 소자의 더블 스냅백 현상 및 백그라운 도핑 농도 (BDC)의 영향을 조사하였다. 고전류 영역에서 낮은 BDC를 가진 EDNMOS 소자는 강한 스냅백으로 인해 취약한 ESD 성능과 높은 래치업 위험을 가지게 되나, 높은 BDC를 가진 EDNMOS 소자는 스냅백을 효과적으로 방지할 수 있음을 알 수 있었다. 따라서 BDC 제어로 안정적인 ESD 방지 성능과 래치업 면역을 구현할 수 있음을 밝혔다.

• 한국위성정보통신학회논문지
• /
• 제8권2호
• /
• pp.36-43
• /
• 2013

본 논문에서는 고전압에서 동작하는 DDIC(display driver IC) 칩의 정전기 보호소자로 사용되는 GG_EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘이 분석되었다. 이온주입 조건을 달리하는 매트릭스 조합에 의한 수차례의 2차원 시뮬레이션 및 TLP 특성 데이타를 비교한 결과, BJT 트리거링 후에 더블 스냅백 현상이 나타났으나 웰(well) 및 드리프트(drift) 이온주입 조건을 적절히 조절함으로써 안정적인 ESD 보호성능을 얻을 수 있었다. 즉, 최적의 백그라운드 캐리어 밀도를 얻는 것이 고전압 동작용 정전기보호소자의 고전류 특성에 매우 중요한 영향을 주는 임계인자(critical factor)임을 알 수 있었다.

• 한국위성정보통신학회논문지
• /
• 제9권3호
• /
• pp.15-21
• /
• 2014

NESCR 구조의 정전기 보호소자가 고전압 동작용 I/O 응용을 위해 분석되었다. 기존의 NESCR 표준소자는 매우 낮은 스냅백 홀딩 전압을 갖는 전형적인 SCR 특성을 나타내므로 정상적인 동작 동안 래치업 문제를 초래한다. 그러나 본 연구에서 제안하는 CPS 및 부분적으로 형성된 P-well 구조를 갖는 NESCR_CPS_PPW 변형소자는 높은 온-저항과 스냅백 홀딩 전압을 나타내어 래치업 면역 능력을 향상시킬 수 있었다.

• 한국위성정보통신학회논문지
• /
• 제10권4호
• /
• pp.1-5
• /
• 2015

PPS 소자가 삽입된 부분웰 구조의 N형 실리콘 제어 정류기(NSCR_PPS) 소자에서 정전기 보호 성능의 향상을 위한 CPS 이온주입조건의 최적화에 대해 연구하였다. 종래의 NSCR 표준소자는 on-저항, 스냅백 홀딩 전압 및 열적 브레이크다운 전압이 너무 낮아 정전기 보호소자의 필요조건을 만족시키지 못해 적용이 어려웠으나, 본 연구에서 제안하는 CPS 이온주입과 부분웰 이온주입을 동시에 적용한 변형 설계된 소자의 경우 스냅백 홀딩 전압을 동작전압 이상으로 증가시킬 수 있는 향상된 정전기 보호성능을 나타내어 고전압 동작용 마이크로 칩의 정전기보호 소자로 적용 가능함을 확인하였다.

• 한국위성정보통신학회논문지
• /
• 제11권4호
• /
• pp.27-32
• /
• 2016

종래의 이중 확산된 드레인을 갖는 n형 MOSFET(DDD_NMOS) 소자는 매우 낮은 스냅백 홀딩 전압을 갖는 SCR 특성을 나타내므로 정상적인 동작 동안 래치업 문제를 초래한다. 그러나, 본 연구에서 제안하는 counter pocket source (CPS) 구조를 갖도록 변형된 DDD_NMOS 구조의 SCR 소자는 종래의DDD_NSCR_Std 표준소자에 비해 스냅백 홀딩 전압과 온-저항을 증가시켜 우수한 정전기 보호 성능과 높은 래치업 면역 특성을 얻을 수 있는 것으로 확인되었다.

• 한국위성정보통신학회논문지
• /
• 제8권1호
• /
• pp.45-53
• /
• 2013

기존의 NEDSCR 소자는 매우 낮은 스냅백 홀딩전압과 낮은 온-저항을 가져 정상적인 동작 동안 래치업을 초래하므로 ESD 보호소자로 사용하는데 어려움이 있었다. 본 연구에서는 NEDSCR 소자의 시뮬레이션 및 TLP 테스트를 통해 이러한 단점들을 극복할 수 있는 새로운 방법을 제안하였다. 매우 우수한 ESD 보호 성능과 높은 래치업 면역 특성을 구현하기 위해 N+ 소오스 확산영역을 둘러싸는 P형의 CPS 이온주입공정을 추가함으로써 NEDSCR 소자의 스냅백 홀딩전압과 온 저항을 증가시켜 정전기 보호 성능을 개선시킬 수 있는 것으로 입증되었다.

• 전기전자학회논문지
• /
• 제25권2호
• /
• pp.280-284
• /
• 2021

본 논문에서는 스냅백 특성을 개선시키기 위해 일반적인 SCR의 구조적 변경 및 Stack 기술을 적용한 새로운 구조의 ESD 보호회로를 제안한다. 펜타-웰과 더블 트리거를 이용한 구조에 대한 전기적 특성을 분석하고 Stack 구조를 적용해 트리거 전압과 홀딩 전압을 개선하였다. 시뮬레이션을 통한 전자 전류와 총 전류 흐름을 분석 하였다. 이를 통해 레치-업 면역 특성과 우수한 홀딩전압 특성을 확인 하였다. 제안된 ESD 보호회로의 전기적 특성은 TCAD 시뮬레이터를 통해 구조를 형성하고 HBM 모델링을 통해 분석 하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1343-1345
• /
• 2001

본 논문은 스냅백을 효과적으로 제거하고 순방향 전압 강하를 줄이는 새로운 구조의 분리된 이중 게이트 SOI SA-LIGBT를 제안하였다. 제안된 소자는 분리된 단락 애노드와 플로팅 오믹 접합의 적용을 통해 스냅백이 성공적으로 제거되었고, 순방향전압강하는 전류밀도가 100A/$cm^2$일 때 기존의 SA-LIGBT에 비교해서 2V 감소된다. 또한 턴-오프 특성도 분리된 단락 애노드를 적용하였기 때문에 SA-LIGBT보다 개선되었다.