• 한국통신학회논문지
• /
• 제28권4C호
• /
• pp.374-378
• /
• 2003

이 논문에서는 신호의존성 잡음과 가산성 잡음이 함께 있을 때 확률 신호를 찾아내는 두 표본을 쓰는 국소 최적 순위 검파기의 점근 성능을 다룬다. 비모수 검파기인 국소 최적 순위 검파기는 국소 최적 검파기와 비교하여 볼 때, 시간상으로 상관이 있는 확률 신호에 대해서 거의 같은 점근 성능을 가진다. 두 표본을 쓰는 국소 최적 순위 검파기는 한 표본을 쓰는 국소 최적 순위 검파기와 같게 수행한다는 점은 주목할 만하다.

• 한국통신학회논문지
• /
• 제21권12호
• /
• pp.3235-3245
• /
• 1996

이산스펙트럽(Spread Spectrum) 통신 시스템에 사용되는 DDFS(Direct Digital Frequency Synthesizer)는 짧은 천이시간과 광대역의 특성을 요구하고, 전력소모도 적어야 한다. 이를 위해서 본 연구의 DDFS는 파이프라인 구조의 위상 가산기와 4개의 sine ROM을 병렬로 구성하여, 단일 sine ROM으로 구성된 DDFS에 비해 처리 속도를 4배 개선하였다. 위상 가산기의 위상 잘림으로 나빠지는 스펙트럼 특성은 위상 가산기 구조와 같은 잡음 정형기를 사용하여 보상하였고, 잡음 정형기의 출력 중 상위 8-bit만을 sine ROM의 어드레스로 사용하였다. 각각의 sine ROM은 사인 파형의 대칭성을 이용하여, 0 ~ $\pi$/2 사인 파형의 위상, 진폭 정보를 저장함으로 0 ~ 2$\pi$ 사인 파형의 정보를 갖는 sine ROM에 비해 크기를 크게 줄였고, 어드레스의 상위 2-bit를 제어 비트로 사용하여 2$\pi$의 사인 파형을 조합했다. 입력 클럭을 1/2, 1/4로 분주하여, 1/4 주기의 낮은 클럭 주파수로 대부분의 시스템을 구동하여, 소비 전력을 감소시켰다. DDFS 칩은 $0.8{\mu}$ CMOS 표준 공정의 게이트 어레이 기술을 이용ㅇ하여 구현하였다. 측정 결과 107MHz의 구동 클럭에서 안정하게 동작하였고, 26.7MHz의 최대 출력 주파수를 발생시켰다. 스펙트럼 순수도(Spectral purity)는 -65dBc이며, tuning latency는 55 클럭이다. DDFS칩의 소비 전력은 40MHz의 클럭 입력과 5V 단일 전원을 사용하였을 때 276.5mW이다.

• 한국가금학회지
• /
• 제44권4호
• /
• pp.253-258
• /
• 2017

본 연구의 목적은 옥수수와 대두박 배합사료에서의 직접법 또는 간접법으로 구한 조단백질 소화율을 비교하는 것과 조단백질 소화율의 가산성을 평가하는 것이다. 총 525수의 18일령 육계를 공시하여 체중을 기준으로 7개의 그룹으로 나눈 후, 6개의 처리구를 각 그룹에 난괴법으로 배치하였다. 기초사료(사료3)는 옥수수 65%와 대두박 28%를 포함하게 배합하였고, 사료1과 사료5는 옥수수와 대두박을 유일한 단백질의 공급원으로 하는 원료가 되게 배합하였다. 차이법을 사용하기 위하여 사료2와 사료4를 사료1과 사료5로부터 기초사료(사료3)를 옥수수와 대두박의 일부와 각각 대치시켜 배합하였다. 사료2는 옥수수 79%와 대두박 14%가 되게 배합하였고, 사료4는 옥수수 32.5%와 대두박 34%가 되도록 배합하였다. 가산성을 평가하기 위해, 사료2~4에서 측정한 값을 사료1과 사료5를 이용해 구한 옥수수와 대두박의 조단백질 소화율을 이용하여 계산한 예측값과 비교하였다. 직접법과 간접법으로 구한 소화율 값은 옥수수에서는 유의한 차이를 보이지 않았지만, 대두박에서는 직접법과 간접법 간의 유의한 차이를 보여주었다. 추가적으로 사료2와 사료3에서는 외관상 회장 소화율과 표준 회장 소화율 간에 유의적 차이를 보여 소화율의 가산성이 부족함을 보인 반면, 대두박의 조단백질 함량이 옥수수에 비해 더 높아 기초 내생 조단백질의 영향을 덜 받아서, 사료4의 외관상 및 표준 회장 조단백질 소화율 간의 유의적 차이가 나타나지 않았고, 소화율의 가산성을 만족함을 보여주었다. 본 실험을 통해 원료사료의 단백질 함량에 따른 소화율 값의 차이가 소화율 측정방법에 따라 다름을 확인되었으며, 이러한 결과는 육계 사료배합의 정밀성을 높이는데 이용될 수 있을 것으로 기대된다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (2)
• /
• pp.34-36
• /
• 2001

본 논문에서는 모델 기반의 잡음 보상 방법인 PMC (parallel model combination)를 온라인상에서 적용하는 방법에 관해 논한다. PMC는 파라미터 보상시 미리 계산된 잡음 모델을 필요로 하며 파라미터 보상에 많은 연산을 요구하므로 온라인으로 모델 파라미터를 보상하기가 어렵다. 본 논문에서는 이러한 문제를 해결하기 위해 기존에 제안된 온라인 모델 보상 방법을 살펴보고, 기존 방법에서 보상 시간 문제로 제외한 PMC의 공분산 보상을 비교적 적은 연산량으로 수행하여 인식성능을 더욱 향상시켰다. 고립 숫자음 인식시스템에 백색 잡음을 SNR 0, 5, 10 dB로 가산한 평가 자료로 실험한 결과, 제안한 방식은 PMC를 적용한 경우에 비해 모델 적응 시간은 적게 걸리면서도 기존의 온라인 모델 보상 방법에 비해 평균 10%의 인식률 향상을 보였다.

• 한국통신학회논문지
• /
• 제16권11호
• /
• pp.1117-1124
• /
• 1991

잡음(雜音)에 견주어 세기가 작은 신호(信號)를 검파(檢波)할 때에는 국소(局所) 최적(最適) 검파기(檢波器)가 쓸모있는데, 이 검파기(檢波器)를 이루는 국소(局所) 최적(最適) 비선형성(非線型性) 함수(函數)는 때때로 구현(具現)하기 어렵다. 이 논문(論文)에서는 국소(局所) 최적(最適) 비선형성(非線型性) 함수(函數)를 균(均) 최자화기(最子化器)와 부호화기(符號化器)로 바꾸는 準最適 양자화(量子化) 검파(檢波) 방식(方式)을 제안(提案)하였다. 이 방식(方式)은 양자화기(量子化器) 매개(媒介) 변수(變數)를 쉽게 얻을 수 있고 구현(具現)하기 쉽다는 좋은 점을 가지고 있다.

• 한국건설관리학회논문집
• /
• 제9권1호
• /
• pp.96-106
• /
• 2008

국내 CM은 2001년 건설산업기본법에 의해 개념과 범위가 정의된 후 지속적인 성장을 계속해 오고 있다. 하지만, 이러한 CM 제도에 기반한 성장에도 불구하고 국내에서의 CM 적용성과는 기대치에 비해 상대적으로 낮은 것으로 나타났다. 그 주요원인의 하나로 국내 CM제도가 책임감리에 비하여 업무범위가 넓지만, 대가기준은 책임감리에 비해 낮기 때문인 것으로 분석되었다. 따라서, 국내 CM 대가체계의 합리적인 기준을 정립하는 것이 시급할 것으로 판단된다. 본 연구에서는 CM 대가체계의 합리적인 기준을 마련하기 위하여 CMAA, ASCE, DOE, DOL 등의 다양한 해외사례 벤치마킹 연구를 통하여 국내 CM 대가체계를 비교하여 대가 상승요인을 추정하고 대가산정 개선방향을 제시하였다. 분석결과 대가수준은 해외에 비하여 현저하게 낮은 수준인 것으로 판단되었으며, 업무범위는 해외와 비교하여 그 폭이 좁으며 획일적인 구조를 가진 것으로 분석되었다. 따라서, 본 연구에서는 글로벌스탠다드에 따르는 국내 CM 대가체계를 개선하기 위하여 실비정액보수가산(Cost Plus Fixed Fee) 방식을 제시하고, 입 낙찰 전반에 걸친 CM 대가체계에 대한 기준(Framework)을 제시하였다.

• 인지과학
• /
• 제19권2호
• /
• pp.163-175
• /
• 2008

한국에 거주하는 일본인 12명을 대상으로 한국어 초성 자음에 대한 지각적 혼동을 조사하여 그들이 한국어 자음을 지각할 때 사용하는 심리적 차원과 특질들을 추출하였다. 개음절들은 비소음(no noise) 조건과 소음 조건에서 제시되고 참여자들은 그 정체를 파악하였다. 실험 결과로 자음들 간의 혼동 행렬(confusion matrix)을 구성하였고 이 행렬 자료로 가산 군집 분석, 개별차이 척도법 및 정보 전달율을 계산했다. 가산 군집 분석 결과, 비소음 조건에서 일본인들은 '다 타'를 가장 유사한 소리로 지각했으며, '가 카', '자 차 짜', '타 따', '파 빠', '사 싸' 순으로 지각적 군집을 형성하였다. 소음 조건에서는 '가 다 바', '마 바', '차 카 타 파' 등 10개의 군집이 추출되었는데, 이 군집들은 같은 청취 조건에서 '싸 짜', '다 자', '파 하' 등 발성 유형(공명, 이완, 기식, 긴장)이 같고 조음 방법이 다른 음소들을 유사한 소리로 지각한 한국인의 군집들과 큰 차이를 보였다. 개별차이 척도법을 적용한 결과, 소음 조건에서 공명음을 포함한 이완음과 나머지 음소를 구분하는 차원(이완성 차원), 기식성의 정도와 관련된 차원(기식성 차원) 및 조음 위치(설정음과 주변음)와 관련된 차원(설정성 차원)을 찾았다. 한국인이 보인 기식성과 긴장성 차원은 이원적인 값을 갖고 있었으나 일본인이 보인 차원은 연속적인 값을 가지는 것으로 드러났다. 정보 전달율을 분석한 결과, 일본인은 한국인에 비해 기식성과 긴장성의 후두 자질은 잘 지각하지 못하지만 순음성과 설정성의 조음 위치 자질은 더 잘 지각하였다. 본 연구의 결과들은 각 언어의 음소 범주를 구성하는 기저 표상의 구조적 차이로 다루는 접근의 중요성을 시사한다.

• 지역연구
• /
• 제31권3호
• /
• pp.39-54
• /
• 2015

본 연구는 서울시에서 추진한 청계천 복원사업에 대한 경제적 가치를 평가하기 위해 심층출구면접조사 방식으로 수집된 자료를 바탕으로 여행비용법(Travel Cost Method, TCM)을 적용하였다. 가산자료의 특성을 감안하여 분석모형은 포아송모형(Poisson Model, PM), 음이항모형(Negative Binomial, NB), 절단된 포아송모형(Zero-truncated Poisson, ZTP), 그리고 절단된 음이항모형(Zero-truncated Negative Binomial, ZTNB)을 사용하였다. 분석결과 추정계수들은 통계적으로 유의하게 나타났고 일반적인 소비자경제이론에 부합하는 결과가 도출되었다. 조사된 자료에서 과산포현상(Over-dispersion)이 발견되었으며 모형적합도검정을 통해서 절단된 음이항모형(Zero-truncated Negative Binomial, ZTNB)이 청계천 방문객의 수요를 추정하는 데 최적모형으로 선정되었다. 생태하천복원사업인 청계천복원사업의 경제적 가치를 추정하기 위해 방문객의 연평균 방문횟수와 최적모형에서 추정된 계수를 통해서 분석한 결과 청계천의 경제적 가치는 2013년 기준으로 연간 약 1,902 원으로 추정되었다.

• 한국전자파학회지:전자파기술
• /
• 제5권1호
• /
• pp.22-30
• /
• 1994

CCI Canceller와 MRC 다이버시티 수신 기볍을 채용하는 DS-CDMA /DPSK 셀룰라 이동통신 시스댐의 오율을, 가산성 가우스 잡음과 다중접속간섭(MUI) 및 m-분포 페이딩에 의해 특정지워지는 셀룰라 무선채널에서 해석하였다. 셀당의 사용자수를 나타내는 시스댐의 용량을 유도하여 수치 계산한 결과를, PN 코드의 길이, 페 이딩 지수, BER, 다이버시티 가지수, $E_b/N_o$, 동을 함수로 하여 그림으로 나타내었다. 본논문에서는 음성구동계 수를 3/8으로 가정하였고 셀은 3개의 섹터로 나뉘어져 있다고 가정하였으며 다중접속간섭은 가우시안 랜덤과 정으로 가정하였다. 얻은 결과로부터, 가산성 가우스 잡음과 다중접속간섭의 존재하에서 PN 코드의 길이에 따 른, CCI Canceller를 채용하는 DS-CDMA /DPSK 셀룰라 이동통신 시스댐의 용량을 구할 수 있었고,m-분포 페이딩 환경에서 페이딩 지수와 다이버시티 가지수의 변화에 따른 시스댐 용량의 증가를 구할 수 있었다.

• 전기전자학회논문지
• /
• 제9권1호
• /
• pp.1-6
• /
• 2005

본 논문에서는 CMOS 다치 논리회로를 이용한 고성능 곱셈기를 제안하였다. 이 곱셈기는 Modified Baugh-Wooley 곱셈 알고리즘과 전류모드 4치 논리회로를 적용하여 트랜지스터의 수를 감소시키고 이에 따른 상호연결 복잡도를 감소시켜 곱셈기 성능을 향상시켰다. 제안한 회로는 전압모드 2진 논리신호를 전류모드 4치 논리신호로 확장하는 동시에 부분 곱을 생성하고 4치 논리 가산기를 통해 가산을 수행 후 전류모드 4치-2진 논리 변환 디코더를 이용하여 출력을 생성한다. 이와 같이 곱셈기의 내부는 전류모드 4치 논리로 구성하였으며 입출력단은 전압모드 2진 논리회로의 입,출력을 사용함으로써 기존의 시스템과 완벽한 호환성을 갖도록 설계하였다. 이 곱셈기는 6.1mW의 소비전력과 4.5ns의 전달지연을 보였으며, 트랜지스터 수는 두 개의 비교 대상 회로에 비해 60%, 43% 노드 수는 46%, 35% 감소하였다. 설계한 회로는 3.3V의 공급전원과 단위전류 5uA를 사용하여, 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, HSPICE를 사용하여 그 타당성을 입증하였다.