• 대한전자공학회논문지SD
• /
• 제44권5호
• /
• pp.21-28
• /
• 2007

본 논문에서는 2차원 Poisson 방정식의 풀이에 의한 submicron 급 단 채널 n-InAlAs/InGaAs HEMT의 전류-전압 특성 도출에 관한 해석적 모델을 제안하였다. InAlAs 및 InGaAs층 내에서 2차원 Poisson 방정식의 해법으로 2차원적 전위 변화를 채널 전류의 연속조건과 consistent하게 도출하기 위해서 InGaAs 영역에 형성된 양자우물 형태의 채널을 통해 흐르는 전자에 대한 전계-의존 이동도를 고려하였다. 도출된 표현식은 동작 전압 전 구간의 영역과 장/단 채널 소자에 대하여 일괄적으로 적용될 수 있을 것으로 보이며, 본 논문에서 제안한 단 채널 n-InAlAs/InGaAs HEMT의 2차원 전계 효과에 대한 해석적 모델은 기존의 모델에서 submicron 대의 짧은 채널 길이일 때 정확도가 저하되거나 Early 효과에 대한 설명이 미흡한 것에 비해 드레인 전압의 증가에 따른 드레인 포화 전류의 증가 및 문턱전압의 감소 현상 등을 보다 물리적으로 적절히 설명할 수 있음을 보이고 있다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.103-112
• /
• 2005

본 논문에서는 압전 및 자발 분극 효과를 내포한 단채널 n-AlGaN/GaN HEMT의 전류-전압 특성을 도출하고자 AlGaN 및 GaN층 내에서 분극을 고려한 2차원 Poisson 방정식의 해법을 제안하였다. AlGaN 및 GaN층에서의 2차원적 전위 변화를 채널전류의 연속조건과 컨시스턴트하게 도출하기 위해서 GaN영역에 형성된 양자 우물을 통해 흐르는 전자에 대한 전계-의존 이동도를 고려하였다. 도출된 표현식은 동작 전압 전 영역과 장/단채널 소자에 대하여 일괄적으로 적용될 수 있을 것으로 보이며, 계산 결과로부터 2차원 전위 분포 변화 효과를 고려하기 위한 파라미터 ${\alpha}$의 도입이 타당함을 보이고 있다. 이로써, 본 모델은 기존의 모델에 비해 드레인 전압의 증가에 따른 드레인 포화전류의 증가 및 문턱 전압의 감소 현상 등을 보다 적절히 설명할 수 있음을 보이고 있다.

• 한국산학기술학회논문지
• /
• 제5권4호
• /
• pp.354-358
• /
• 2004

본 논문은 HEMT소자의 전류-전압특성을 해석적으로 모델링한 것으로 n-AlGaAs층의 전자농도를 고려하여 Gauss법칙과 비선형 전하제어모델을 이용하여 2DEG의 전자농도를 구하였고, 채널을 부분적으로 2차원적으로 해석하여 포화전압을 도출하였고, 계산된 결과는 n-AlGaAs의 전자농도를 고려하지 않은 결과와 비교하였을 때 비교적 정확한 전류전압특성을 보이고 있다

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2004년도 춘계학술대회
• /
• pp.158-161
• /
• 2004

In this study, an analytical model for I-V characteristics of an n-AIGaAs / GaAs Delta doped HEMT is proposed. The two-dimensional electron gas density and the conduction band edge profile are calculated from a self-consistent iterative solution of the Poisson equation. The parameters, which include the saturation velocity, two-dimensional electron gas concentration, thickness of the doped and undoped layer(AIGaAs, GaAs, spacer etc.,), are in good agreement with the independent calculations.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권2호
• /
• pp.120-131
• /
• 2007

A comprehensive short channel analytical model has been proposed for High Electron Mobility Transistor (HEMT) to obtain higher cut-off frequency maintaining the reliability of the device. The model has been proposed to consider generalized doping variation in the directions perpendicular to and along the channel. The effect of field plates and different gate-insulator geometry (T-gate, etc) have been considered by dividing the area between gate and the high band gap semiconductor into different regions along the channel having different insulator and metal combinations of different thicknesses and work function with the possibility that metal is in direct contact with the high band gap semiconductor. The variation obtained by gate-insulator geometry and field plates in the field and channel potential can be produced by varying doping concentration, metal work-function and gate-stack structures along the channel. The results so obtained for normal device structure have been compared with previous proposed model and numerical method (finite difference method) to prove the validity of the model.

• 한국통신학회논문지
• /
• 제37권7A호
• /
• pp.545-551
• /
• 2012

본 논문에서는 K대역의 신호를 수신하여 저잡음 증폭 및 L대역으로 하향 변환하는 다채널 전단 수신기를 설계 및 제작하였다. 제작된 다채널 전단 수신기는 잡음지수 2.3 dB 이하의 특성을 가지는 GaAs-HEMT 기반의 저잡음 증폭소자, 이미지 성분의 억제를 위한 IR(Image Rejection) Filter, 이미지 성분 억제와 IMD (Intermodulation Distortion) 특성 개선을 위한 IR(Image rejection) 믹서를 포함한다. 제작된 다채널 전단 수신기의 시험결과, 3.8 dB 이하의 잡음지수와 27 dB 이상의 변환이득을 가지며 입력신호 기준 -9.5 dBm 이상의 P1dB(1dB Gain Compression Point) 특성을 나타내었다.

• 센서학회지
• /
• 제29권5호
• /
• pp.324-327
• /
• 2020

The impact of output conductance (g_o) on the short-circuit current-gain cut-off frequency (f_T) in In_0.8Ga_0.2As high-electron-mobility transistors (HEMTs) on an InP substrate was investigated. An attempted was made to extract the values of f_T in a simplified small-signal model (SSM) of the HEMTs, derive an analytical formula for f_T in terms of the extrinsic model parameters of the simplified SSM, which are related to the intrinsic model parameters of a general SSM, and verify its validity for devices with L_g from 260 to 25 nm. In long-channel devices, the effect of the intrinsic output conductance (g_oi) on f_T was negligible. This was because, from the simplified SSM perspective, three model parameters, such as g_{m_ext}, C_{gs_ext} and C_{gd_ext}, were weakly dependent on g_oi. However, in short-channel devices, g_oi was found to play a significant role in degrading f_T as L_g was scaled down. The increase in g_oi in short-channel devices caused a considerable reduction in g_{m_ext} and an overall increase in the total extrinsic gate capacitance, yielding a decrease in f_T with g_oi. Finally, the results were used to infer how f_T is influenced by g_oi in HEMTs, emphasizing that improving electrostatic integrity is also critical importance to benefit fully from scaling down L_g.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권3호
• /
• pp.146-153
• /
• 2006

We have been investigating InGaAs HEMTs as a future high-speed and low-power logic technology for beyond CMOS applications. In this work, we have experimentally studied the role of the side-recess spacing $(L_{side})$ on the logic performance of 50 nm $In_{0.7}Ga_{0.3}As$ As HEMTs. We have found that $L_{side}$ has a large influence on the electrostatic integrity (or short channel effects), gate leakage current, gate-drain capacitance, and source and drain resistance of the device. For our device design, an optimum value of $L_{side}$ of 150 nm is found. 50 nm $In_{0.7}Ga_{0.3}As$ HEMTs with this value of $L_{side}$ exhibit $I_{ON}/I_{OFF}$ ratios in excess of $10^4$, subthreshold slopes smaller than 90 mV/dec, and logic gate delays of about 1.3 ps at a $V_{CC}$ of 0.5 V. In spite of the fact that these devices are not optimized for logic, these values are comparable to state-of-the-art MOSFETs with similar gate lengths. Our work confirms that in the landscape of alternatives for beyond CMOS technologies, InAs-rich InGaAs FETs hold considerable promise.