• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.32-37
• /
• 2007

고효율과 고선형성을 갖는 DMB CMOS 전력증폭기가 제안되어 있다. 이 논문에서는 0.13-um 표준 CMOS 공정이 적용되어졌고 제안된 전력증폭기의 모든 구성 소자는 출력 정합 회로망과 적응형 바이어스 조절 회로를 포함하여 하나의 칩속에 완전히 집적되어졌다. 효율과 선형성을 동시에 개선시키기 위하여 적응형 바이어스 조절 회로가 드레인 노드에 위치한 2차 고조파 종단 회로와 함께 적용되어졌다. 전력증폭기는 각각 16.64 dBm의 $P_{1dB}$, 38.31 %의 효율 (PAE), 그리고 24.64 dB의 출력 이득을 보였다. 3차 혼변조왜곡 (IMD3)과 5차 혼변조왜곡 (IMD5)은 각각 -24.122 dBc, -37.156 dBc 이다.

• Journal of electromagnetic engineering and science
• /
• 제16권1호
• /
• pp.44-51
• /
• 2016

A commercial $0.25{\mu}m$ GaN process is used to implement 6-18 GHz wideband power amplifier (PA) monolithic microwave integrated circuits (MMICs). GaN HEMTs are advantageous for enhancing RF power due to high breakdown voltages. However, the large-signal models provided by the foundry service cannot guarantee model accuracy up to frequencies close to their maximum oscillation frequency ($F_{max}$). Generally, the optimum output load point of a PA varies severely according to frequency, which creates difficulties in generating watt-level output power through the octave bandwidth. This study overcomes these issues by the development of in-house large-signal models that include a thermal model and by applying distributed L-C output load matching to reactive matched amplifiers. The proposed GaN PAs have successfully accomplished output power over 5 W through the octave bandwidth.

• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.81-86
• /
• 2007

본 논문에서는 class-F 전력 증폭기의 높은 선형성과 고효율을 얻기 위해 PBG구조와 EER (Envelope Elimination and Restoration) 구조를 적용하였다. class-F급 전력 증폭기의 효율을 개선시키기 위해 EER 구조의 포락선 검파기를 응용하여 전력 증폭기의 구동 전력을 조절하였다. 또한 PBG 구조를 class-F 전력증폭기의 출력단에 적용함으로써 정합회로의 비정합에 의한 고조파 성분들을 제거하여 높은 선형성을 얻었다. 본 논문에서 제안한 PBG 구조의 응용과 EER 구조를 응용한 전력 증폭기 구조는 적응형 바이어스를 이용한 Doherty 전력 증폭기에 비해 PAE가 34.56% 개선되었고 일반적인 Doherty 증폭기에 비해 $3^{rd}$ IMD가 -10.66 dBc 이상 개선되었다.

• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2000년도 추계학술대회 논문집
• /
• pp.222-227
• /
• 2000

"Side scan sonar" using acoustic signal has been developed to survey cable laying, sunken bodie\ulcorner bottom and so on. It use the acoustic signals, which are emitted from two transducer arrays, to get gemetri\ulcorner target area. This system consists of transceiver board, towed body, and deck unit. The transceiver board, w\ulcorner watertight canister of the towed body, controls the transmitting and receiving of 400kHz acoustic signals from \ulcorner After receiving the scattered signals, it processes the filtering, AGF(Automatic Gain Control), TVG(Time Heterodyne. The deck unit is composed of the signal processing part, A/D converter, power supplier, and real\ulcorner And the towed body has been designed to satisfy the optimal hydrodynamic behavior during towing. The de\ulcorner theory of transceiving part and some results from field-experiments will be introduced here.

• 한국통신학회논문지
• /
• 제40권1호
• /
• pp.9-15
• /
• 2015

S급 전력 증폭기 응용을 위한 CMOS 대역 통과 델타 시그마 변조기(BPDSM)와 캐스코드 E급 전력 증폭기를 설계 및 제작 하였다. 대역 통과 델타 시그마 변조기는 1 GHz의 샘플링 주파수로 250 MHz의 입력 신호를 펄스폭 변조 방식의 디지털 신호로 변조하며 양자화 잡음을 효과적으로 제거하였다. 대역 통과 델타 시그마 변조기는 25 dB의 SQNR을 가지며 1.2 V 전원 전압에서 24 mW의 전력을 소비한다. 캐스코드 E급 전력 3.3V 전원에서 동작하며 최대 18.1 dBm의 출력 전력을 가지며 25%의 드레인 효율을 보였다. 두 회로 모두 동부 0.11 um RF CMOS 공정으로 제작되었다.

• 한국인터넷방송통신학회논문지
• /
• 제18권5호
• /
• pp.283-288
• /
• 2018

본 논문은 차세대 무선 전송 시스템에서 한정된 자원을 최대한 효율적으로 이용하면서, 서로 다른 여러 전파 환경에서 높은 데이터 전송률을 가지고 전송 신호의 왜곡 없이 많은 사용자들을 지원할 수 있어야 하기 때문에, 이러한 환경에서의 효율적인 전송 시스템을 연구하였다. 제한된 주파수 대역에서 많은 양의 데이터를 취급해야 하므로 매우 복잡한 디지털 변조방식을 채택 하게 된다. 특히 전력 증폭기의 선형성이 전체 통신 시스템의 선형성을 좌우하므로 선형 증폭기가 필요하게 된다. 무선 인지형 시스템에서 Primary User 와 Secondary User와의 관계에서 Power Control Issue 가 있다. 이러한 문제점을 해결하기 위하여 시뮬레이션을 통하여 Feed-forward PA을 이용하고 선형성을 극복하는 동시에 Power Control을 하면서 인지무선 파워 선택을 할 수 있도록 하여 통신 시스템에서 상호 비선형간섭을 최소화하였다.

• 대한전자공학회논문지TC
• /
• 제45권1호
• /
• pp.110-114
• /
• 2008

본 논문에서는 단일 FET를 이용하여 2.14GHz/5.2GHz 이중대역 고효율 Class F 전력증폭기를 설계 구현하였다. 전송선로를 이용하여 초기의 정합값을 적절히 이동시켜 하나의 능동소자로 2.14GHz/5.2GHz의 이중대역에서 동작되는 전력증폭기를 설계하였으며, 2.14GHz에서 32.65dBm의 출력과 11dB의 출력이득 36%의 전력효율을, 5.2GHz에서 7dB의 출력이득의 특성을 보였다. 고조파를 제어 회로를 설계하여 증폭기의 출력단에 추가 하여 Class F로 동작하는 이중대역 전력증폭기를 설계 하였다. 이중대역 Class F 전력증폭기는 2.14GHz에서 9.9dB의 출력이득과 30dBm의 출력, 55%의 전력효율을 가졌으며, 5.2GHz에서 11.7dB의 출력이득을 갖는 특성을 보였다. 고조파 제어 회로를 이용한 이중대역 Class F 전력증폭기가 전력효율을 향상시킴을 보였다.

• 한국전자파학회논문지
• /
• 제30권2호
• /
• pp.104-110
• /
• 2019

본 논문에서는 long term evolution(LTE) 통신을 위한 900 MHz 대역에서 동작하는 CMOS 전력증폭기 집적회로 설계 결과를 제시한다. 출력단에서의 적은 손실을 위해 트랜스포머를 이용한 출력 정합 회로가 printed circuit board(PCB) 상에 구현되었다. 동시에, 2차 고조파 임피던스의 조정을 통해 전력증폭기의 고효율 동작을 달성하였다. 전력증폭기는 $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었으며, 10 MHz의 대역폭 및 7.2 dB 첨두 전력 대 평균 전력비(PAPR)의 특성을 갖는 LTE up-link 신호를 이용하여 측정되었다. 제작된 전력증폭기 모듈은 평균 전력 24.3 dBm에서 34.2 %의 전력부가효율(PAE) 및 -30.1 dBc의 인접 채널 누설비(ACLR), 그리고 24.4 dB의 전력 이득을 갖는다.

• 한국정보통신학회논문지
• /
• 제23권6호
• /
• pp.719-725
• /
• 2019

본 연구에서는 2.4-GHz CMOS 전력 증폭기의 저 출력 전력 영역에서의 전력 변환 효율을 개선시키기 위한 이중모드 증폭기 구조를 제안하였다. 이를 위하여 출력 정합 회로 및 발룬의 역할을 하는 출력부 변압기의 1차 측을 두 개로 나누고, 그 중 하나는 전력 증폭단의 출력부와, 나머지 하나는 구동 증폭단의 출력부와 연결 되도록 구성하였다. 이를 통하여, 전력 증폭기가 고 출력 전력 영역에서 동작 할 경우, 일반적인 전력 증폭기 동작과 동일하게 동작 하며, 반대로 전력 증폭기가 저출력 전력 영역에서 동작 할 경우, 전력 증폭단은 작동을 하지 않으며, 구동 증폭단의 출력이 전력 증폭기의 최종 출력부로 전달 되도록 구성하였다. 이 경우, 저출력 전력 영역에서는 전력 증폭단에서의 dc 전력소모가 원천적으로 차단되기 때문에 저출력 전력 영역에서의 전력 변환 효율을 개선시킬 수 있다. 제안하는 구조는 180-nm RFCMOS 공정을 통해 설계된 2.4-GHz 전력 증폭기의 측정을 통하여 그 효용성을 검증하였다.

• Journal of electromagnetic engineering and science
• /
• 제9권1호
• /
• pp.32-37
• /
• 2009

Various Class-E CMOS power amplifiers for GSM applications are presented. A stage-convertible transformer for a dual mode power amplifier is proposed to increase efficiency in the low-output power region. An integrated passive device(IPD) process is used to reduce combiner losses. A split secondary 1:2 transformer with IPD process is designed to obtain efficient and symmetric power combining. A quasi-four-pair structure of CMOS PA is also proposed to overcome the complexities of power combining.