• Journal of electromagnetic engineering and science
• /
• 제14권4호
• /
• pp.393-398
• /
• 2014

A highly efficient dual-mode linear CMOS stacked-FET power amplifier (PA) is implemented for 3G UMTS and 4G LTE handset applications. High efficiency is achieved at a backed-off output power ($P_{out}$) below 12 dBm by employing an active-bypass amplifier, which consumes very low quiescent current and has high load-impedance. The output paths between high- and low-power modes of the PA are effectively isolated by using a bypass switch, thus no RF performance degradation occurs at high-power mode operation. The fabricated 900 MHz CMOS PA using a silicon-on-insulator (SOI) CMOS process operates with an idle current of 5.5 mA and shows power-added efficiency (PAE) of 20.5%/43.5% at $P_{out}$ = 12.4 / 28.2 dBm while maintaining an adjacent channel leakage ratio (ACLR) better than -39 dBc, using the 3GPP uplink W-CDMA signal. The PA also exhibits PAE of 35.1% and $ACLR_{E-UTRA}$ of -33 dBc at $P_{out}$ = 26.5 dBm, using the 20 MHz bandwidth 16-QAM LTE signal.

• 전자공학회논문지 IE
• /
• 제47권4호
• /
• pp.34-38
• /
• 2010

본 논문에서 DCU는 기지국 전력증폭기의 성능을 안정적으로 유지하여 기지국 전체의 성능과 안정성 유지에 기여한다. 제안된 DCU는 전력증폭기에 공급되는 전력을 제어하며 실험에 사용한 앰프는 정격 입력이 10dBm일 때 정격 출력은 47.8dBm 이다. 성능의 비교는 DCU를 적용 했을 때와 미적용 했을 때를 비교하였고 연구결과 DCU가 IMD의 열화 경계에서 안정적으로 잘 동작 하였으며 전력증폭기가 매우 안정적으로 동작했다. DCU 없이 입력을 정격 보다 2dB 올렸을 때 IMD는 3~4dB 정도 나빠짐을 볼 수 있었다. 측정 결과를 보면 DSP를 이용한 제어가 유효하다는 것을 입증한다.

• 한국전자파학회논문지
• /
• 제28권4호
• /
• pp.286-297
• /
• 2017

본 논문에서는 10개 단일 증폭기를 공간 결합하여 6~18 GHz의 광대역에서 동작하는 50 W급 공간 결합 고출력 전력 증폭기를 연구하였다. 동축형 공간 결합기는 안티-포달 안테나와 같은 원리로 동작하는 핀라인-마이크로스트립 라인 변환기로 이루어져 있으며, 이 변환기는 6~18 GHz의 광대역 특성을 갖도록 설계되었다. 그러므로 공간 결합기 설계에서 가장 중요한 부분은 PCB로 구현되는 핀라인-마이크로스트립 라인 변환기의 형상이며, 이는 Klopfensein의 최적 임피던스 Taper에 근거하여 설계한다. 또한, 10개로 구성된 단일 증폭기의 공간 결합 효율을 최대화 하기 위해 증폭 기간의 이득과 위상차를 각각 제어할 수 있는 CMOS 기반의 MFC(Multi-Function Core) MMIC와 10 W급 이상의 GaN 기반 종단 PA MMIC를 직접 개발하여 단일 증폭기에 내장하였다. 제작된 공간 결합 고출력 전력증폭기는 6~18 GHz의 거의 전대역에서 50 W 이상의 양호한 출력 특성을 보여준다.

• 한국전자통신학회논문지
• /
• 제10권8호
• /
• pp.945-952
• /
• 2015

GaN 전력증폭소자를 이용한 전력증폭기의 고효율 특성을 구현하기 위하여 $50{\Omega}$으로 정합된 전력증폭소자는 적용 주파수 대역, 출력전력, 효율 특성 선정의 한계가 있으므로 본 연구에서는 source/load-pull 시험을 통한 측정 데이터를 기반으로 고출력, 고효율 특성의 설계 목적에 맞는 정량적 입력 및 출력 임피던스를 추출하여 고효율 전력증폭기를 구현하였다. 구현된 전력증폭기는 2.7-3.1GHz의 주파수 대역에서 25watt(44dBm), 66-76%의 PAE특성 나타낸다.

• 한국정보통신학회논문지
• /
• 제16권1호
• /
• pp.48-58
• /
• 2012

본 논문에서는 다중 대역 전송 시스템에서 광대역 전력 증폭기의 선형화를 위한 새로운 전치왜곡 기법을 제안한다. 특히, 한 시스템에서 동시에 다중대역/다중모드 신호를 전송함에 있어 다중대역 신호가 하나의 전력 증폭기에 의해 증폭되어 전송되는 시스템을 고려한다. 상호 대역 간 비선형 왜곡을 포함한 비선형 특성을 보상하기 위하여, 본 논문에서는 다중 전치왜곡기 블록을 갖는 새로운 전치왜곡 구조를 제안하며, 다중 전치왜곡기의 계수를 동시에 갱신하는 적응 알고리즘을 제안한다. 제안하는 다중 대역 모델을 검증하기 위하여 상용 증폭기를 사용하여 증폭기 모델을 추출하였으며, 추출된 모델을 기반으로 제안한 알고리즘을 모의실험을 통해 검증하였다. 모의실험 결과는 제안 알고리즘이 효과적으로 다중 전치왜곡기의 계수를 구할 수 있으며, 다중 대역을 효과적으로 선형화 할 수 있음을 보여준다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.261-264
• /
• 2004

In this paper, we identify the memory effect of high power(125W) laterally diffused metal oxide-semiconductor(LDMOS) RF Power Amplifier(PA) by two tone IMD measurement. We measure two tone IMD by changing the tone spacing and the power level. Different asymmetric IMD is founded at different center frequency measurements. We propose the Tapped Delay Line-Neural Network(TDNN) technique as the modeling method of LDMOS PA based on two tone IMD data. TDNN's modeling accuracy is highly reasonable compared to the memoryless adaptive modeling method.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2007년도 춘계학술대회 논문집
• /
• pp.400-403
• /
• 2007

This research describes how the class D amplifiers with power efficiency are designed and implemented for the PA audio systems. The configuration that makes use of the class D amplifier properties depends strongly on their applications. Thus in this paper the characteristics of the 2-level and 3-level PWM are analysed and the circuit implementation for them is presented. Using the proposed methods, they are designed and simulated for the further investigation. Test(Simulation) results present the improved performance that shows the satisfactory operations in controlling the PWM to the input signals.

• Journal of electromagnetic engineering and science
• /
• 제14권2호
• /
• pp.68-73
• /
• 2014

A linear stacked field-effect transistor (FET) power amplifier (PA) is implemented using a $0.18-{\mu}m$ silicon-on-insulator CMOS process for W-CDMA handset applications. Phase distortion by the nonlinear gate-source capacitance ($C_{gs}$) of the common-source transistor, which is one of the major nonlinear sources for intermodulation distortion, is compensated by employing a PMOS linearizer with improved AM-PM. The linearizer is used at the gate of the driver-stage instead of main-stage transistor, thereby avoiding excessive capacitance loading while compensating the AM-PM distortions of both stages. The fabricated 836.5 MHz linear PA module shows an adjacent channel leakage ratio better than -40 dBc up to the rated linear output power of 27.1 dBm, and power-added efficiency of 45.6% at 27.1 dBm without digital pre-distortion.

• ETRI Journal
• /
• 제31권5호
• /
• pp.601-603
• /
• 2009

This letter presents a high performance 2.4 GHz two-stage power amplifier (PA) operating in the temperature range from $-30^{\circ}C$ to $+85^{\circ}C$ for IEEE 802.11g, wireless local area network application. It is implemented in InGaP/GaAs hetero-junction bipolar transistor technology and has a bias circuit employing a temperature compensation technique for error vector magnitude (EVM) performance. The technique uses a resistor made with a base layer of HBT. The design improves EVM performance in cold temperatures by increasing current. The implemented PA has a dynamic EVM of less than 4%, a gain of over 26 dB, and a current less than 130 mA below the output power of 19 dBm across the temperature range from $-30^{\circ}C$ to $+85^{\circ}C$.

• 대한전자공학회논문지TC
• /
• 제46권1호
• /
• pp.102-106
• /
• 2009

본 논문은 EER(Envelope Elimination and Restoration)에 적용된 class F 전력 증폭기의 드레인 전압의 변화에 따른 출력 정합회로의 최적화에 대하여 연구하였다. EER 구조에 적용된 class F PA의 PAE(Power Added Efficiency)를 개선하기 위해 고조파 조정 회로에 Varactor 다이오드를 사용하였다. 포락선의 변화에 따라 2차 고조파는 단락 시키고 3차 고조파는 개방 시키도록 설계되었으며 본 논문에서 제안된 고조파 조정 회로를 통해 드레인 전압이 25 V에서 30 V까지 변화할 때 수 %의 PAE 개선 효과를 얻을 수 있었다.