• 전기전자학회논문지
• /
• 제12권4호
• /
• pp.211-216
• /
• 2008

이 논문은 MOS 전류모드 논리 (MOS current-mode logic circuit, MCML) 회로를 이용하여 저 전력 특성을 갖는 8${\times}$8 비트 병렬 곱셈기를 설계하였다. 설계한 곱셈기는 회로가 동작 하지 않을 때의 정적 전류의 소모를 최소화하기 위하여 슬립 트랜지스터 (sleep-transistor)를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하였다. 설계한 곱셈기는 기존 MOS 전류모드 논리회로에 비해 대기전력소모가 1/50으로 감소하였다. 또한, 이 회로는 기존 MOS 전류모드 논리회로에 비해 전력소모에서 10.5% 감소하였으며, 전력소모와 지연시간의 곱에서 11.6%의 성능 향상이 있었다. 이 회로는 삼성 0.35${\mu}m$ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

• 정보처리학회논문지A
• /
• 제15A권2호
• /
• pp.69-74
• /
• 2008

본 논문은 MOS 전류모드 논리회로 (MOS current-mode logic circuit)의 누설전류를 감소시키기 위해 슬립 트랜지스터 (sleep-transistor) 트랜지스터를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하는 새로운 구조를 제안하였다. 슬립 트랜지스터는 누설전류를 최소화하기 위해 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 사용하였다. $16\;{\times}\;16$ 비트 병렬 곱셈기를 제안한 구조에 적용하여 제안한 구조의 타당성을 입증하였다. 이 회로는 기존 MOS 전류모드 논리회로 구조에 비해 대기전력소모가 1/50으로 감소하였다. 이 회로는 삼성 $0.35\;{\mu}m$ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 이용하여 검증하였다.

• 한국컴퓨터산업교육학회:학술대회논문집
• /
• 한국컴퓨터산업교육학회 2003년도 제4회 종합학술대회 논문집
• /
• pp.95-98
• /
• 2003

Power semiconductors are being currently used as a application of intelligent power inverters to a refrigerator, a washing machine and a vacuum cleaner as well as core parts of industrial system. The rating of semiconductor devices is an important factor in decision on the field of application and the forward blocking voltage is one of factors in decision of the rating. The Power MOS device has a merit of high input impedance, short switching time, and stability in temperature as well known. Power MOS devices are mainly used as switches in the field of power electronics, especially the on-state resistance and breakdown voltage are regarded as the most important parameters. Power MOS devices that enable a small size, a light weight, high-integration and relatively high voltage are required these days. In this paper, we proposed the new lateral power MOS which has forward blocking voltage of 250V and contains trench electrodes and verified manufactural possibility by using TSUPREM-4 that is process simulator.

• 한국태양에너지학회 논문집
• /
• 제30권2호
• /
• pp.46-53
• /
• 2010

In this paper the feasibility of wind power forecasting from MOS(Model Output Statistics) was evaluated at Gosan area in Jeju during February to Octoberin 2008. The observed wind data from wind turbine was compared with 24 hours and 48 hours forecasting wind data from MOS predicting. Coefficient of determination of measured wind speed from wind turbine and 24 hours forecasting from MOS was around 0.53 and 48 hours was around 0.30. These determination factors were increased to 0.65 from 0.53 and 0.35 from 0.30, respectively, when it comes to the prevailing wind direction($300^{\circ}\sim60^{\circ}$). Wind power forecasting ratio in 24 hours of MOS showed a value of 0.81 within 70% confidence interval and it also showed 0.65 in 80% confidence interval. It is suggested that the additional study of weather conditions be carried out when large error happened in MOS forecasting.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.217-220
• /
• 2000

In this paper, A low-power MOS monolithic peak detector is presented. Designed for monolithic and low-power characteristics, this MOS peak detector can be integrated easily on the same chip as a module of large communication systems. The simulation results of this peak detector which was composed with four NMOSs and two capacitors show the power dissipation of 0.972㎽ and the good operations for 2㎓ operating pulse frequency. Therefore, it may be used as a functional block for various signal processing systems.

• 정보처리학회논문지A
• /
• 제17A권3호
• /
• pp.121-126
• /
• 2010

본 논문에서는 저 전압 스윙 기술을 적용하여 저 전력 회로를 구현하고, 슬립 트랜지스터 (sleep-transistor)를 이용하여 누설전류를 최소화하는 새로운 저 전력 MOS 전류모드 논리회로 (MOS current-mode logic circuit)를 제안하였다. 제안한 회로는 저 전압 스윙 기술을 적용하여 저 전력 특성을 갖도록 설계하였고 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 슬립 트랜지스터로 사용하여 누설전류를 최소화하였다. 제안한 회로는 $16\;{\times}\;16$ 비트 병렬 곱셈기에 적용하여 타당성을 입증하였다. 이 회로는 슬립모드에서 기존 MOS 전류 모드 논리회로 구조에 비해 대기전력소모가 1/104로 감소하였으며, 정상 동작모드에서 11.7 %의 전력소모 감소효과가 있었으며 전력소모와 지연시간의 곱에서 15.1 %의 성능향상이 있었다. 이 회로는 삼성 $0.18\;{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.547_548
• /
• 2009

전력거래소에서 전력계통 및 전력시장 운영을 위해 도입한 핵심시스템은 EMS, MOS, CBP 이다. 이 세개 시스템은 각각 고유의 기능을 가진 별도의 시스템으로 구축되었다. 우리나라의 전력시장이 발전경쟁단계에 머무르면서 당초 양방향전력시장용으로 도입된 MOS시스템이 활용되지 못함에 따라 MOS시스템의 실시간 급전기능을 활용해 전력계통 운영의 안정성 및 경제성 향상을 꾀하고자 이 세 개의 시스템을 2006년 10월부터 연계 운영하고 있다. 이를 위해 CBP입찰값을 MOS의 입찰형식으로 변환하기위한 CBP-MOS 입찰변환시스템, 실시간 수요예측을 위한 수요예측 프로그램, MOS와 EMS를 일괄적으로 연계하기 위한 연계Mode, 각 발전기 운전원들에게 발전기의 급전계획값 및 실시간 운전현황을 전송하기 위한 급전지시시스템(MX) 및 전반적인 시스템 연계운영을 종합적으로 감시하기 위한 종합감시시스템 등을 개발하여 운영하고 있다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1996년도 Proceedings of the Korea Automatic Control Conference, 11th (KACC); Pohang, Korea; 24-26 Oct. 1996
• /
• pp.255-258
• /
• 1996

This paper describes a DC voltage controller for the DC power supply which is constructed using the full-bridged MOS-FET DC-to-RF power inverter and rectifier. The full-bridged MOS-FET DC-to-RF inverter consisting of four MOSFET arrays and an output power transformer has a control function which is able to control the RF output power when the widths of the pulse voltages which are fed to four MOS-FET arrays of the fall-bridged inverter are changed using the pulse width control circuit. The power conversion efficiency of the full-bridged MOS-FET DC-to-RF power inverter was approximately 85 % when the duty cycles of the pulse voltages were changed from 30 % to 50 %. The RF output voltage from the full-bridged MOS-FET DC-to-RF inverter is fed to the rectifier circuit through the output transformer. The rectifier circuit consists of GaAs schottky diodes and filters, each of which is made of a coil and capacitors. The power conversion efficiency of the rectifier circuit was over 80 % when the duty cycles of the pulse voltages were changed from 30 % to 50 %. The output voltage of the rectifier circuit was changed from 34.7V to 37.6 V when the duty cycles of the pulse voltages were changed from 30 % to 50 %.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 A
• /
• pp.363-364
• /
• 2006

변동비반영시장(CBP)의 장기화가 예상됨에 따라 전력거래소는 차기 도매전력시장의 운영을 위해 개발된 시장운영시스템(MOS)을 현행급전체계에 활용하는 사업을 추진하고 있다. 이를 위하여 전력거래소는 현 CBP의 비용기반 입찰자료를 MOS의 가격입찰 방식으로 등가적으로 변환하는 입찰변환시스템과 MOS-EMS 연계운영의 적정성을 감시 및 진단하는 시장운영감시시스템을 개발하였다. 또한 MOS의 실시간(5분) 급전계획이 최적으로 수립될 수 있도록 상태추정의 신뢰성 및 수요예측의 정확도를 향상시켰다. 아울러 MOS-EMS 연계운영의 안정성을 검증하기 위해 10단계에 걸친 실계통 실증시험을 성공적으로 종료하였으며, 그 결과 계통운영의 효율성 및 투명성 향상은 물론 연간 260억원 이상의 발전비용 절감효과가 발생함을 입증하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
• /
• pp.9-12
• /
• 2004

In this paper, a new small sized Lateral Trench Electrode Power MOS was proposed. This new structure, called LTEMOS(Lateral Trench Electrode Power MOS), was based on the conventional lateral power MOS. But the entire electrodes of LTEMOS were placed in trench oxide. The forward blocking voltage of the proposed LTEMOS was improved by 1.5 times with that of the conventional lateral power MOS. The forward blocking voltage of LTEMOS was about 240 V. At the same size, an improvement of the forward blocking voltage of about 1.5 times relative to the conventional MOS was observed by using ISE-TCAD which was used for analyzing device's electrical characteristics. Because all of the electrodes of the proposed device were formed in each trench oxide, the electric field was crowded to trench oxide and punch-through breakdown was occurred, lately.