• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.429-430
• /
• 2012

본 논문에서는 LED 구동용 전원장치의 필터커패시터와 변압기 권선비에 따른 MOSFET의 전압 정격 및 스위칭 손실 특성 등을 다루었다. 스위칭 손실을 최소화 하려면 변압기 권선비를 최적화할 필요가 있다. 또한 필터커패시터 값이 MOSFET의 전압정격에 영향을 미치므로 이를 고려한 설계가 필요함을 확인하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.176-176
• /
• 2003

The effects of oxide thickness and gate length of MgO/GaN metal oxide semiconductor field effect transistors (MOSFETs) on I-V, threshold voltage and breakdown voltage characteristics were examined using a drift-diffusion model. The saturation drain current scales in an inverse logarithmic fashion with MgO thickness and is < 10$^{-3}$ A.${\mu}{\textrm}{m}$$^{-1}$ for 0.5 ${\mu}{\textrm}{m}$ gate length devices with oxide thickness > 600 $\AA$ or for all 1 ${\mu}{\textrm}{m}$ gate length MOSFETs with oxide thickness in the range of >200 $\AA$. Gate breakdown voltage is > 100 V for gate length >0.5 ${\mu}{\textrm}{m}$ and MgO thickness > 600 $\AA$. The threshold voltage scales linearly with oxide thickness and is < 2 V for oxide thickness < 800 $\AA$ and gate lengths < 0.6 ${\mu}{\textrm}{m}$. The GaN MOSFET shows excellent potential for elevated temperature, high speed applications.

• 한국산학기술학회논문지
• /
• 제10권2호
• /
• pp.269-273
• /
• 2009

정전압기는 VCO의 제어전압의 전원 잡음을 줄이기 위해 사용될 수 있다. 정 전압기의 최적 설계를 위해선 정전압기에 대한 정확한 해석이 필요하다. 본 논문에서는 최근 발표된 논문의 정전압기 해석 과정에 MOSFET의 기생 커패시턴스 성분을 고려하지 않은 문제점을 보완하였다. 이 문제점을 이론적으로 분석하여 정확한 해석을 유도하였고, 회로 시뮬레이션과 측정을 통해 검증하였다. 정전압기는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적은 $1mm^2$ 이다.

• Journal of Electrical Engineering and Technology
• /
• 제9권3호
• /
• pp.843-847
• /
• 2014

In Super Junction (SJ) MOSFETs, charge balance is the most important issue of the SJ fabrication process. In order to achieve the best electrical characteristics, such as breakdown voltage and on-resistance, the N-type and P-type drift regions must be fully depleted when the drain bias approaches the breakdown voltage, which is known as the charge balance condition. In conventional charge balance analysis, based on multi-epi process SJ MOSFETs, analytical model has only N, P pillar width and doping concentration parameter. But applying a conventional charge balance principle to trench filling process, easier than Multi-epi process, is impossible due to the missing of the trench angle parameter. To achieve much more superior characteristics of on-resistance in trench filling SJ MOFET, the appropriate trench angle is necessary. So in this paper, modulated charge balance analysis is proposed, in which a trench angle parameter is added. The proposed method is validated using the TCAD simulation tool.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.271-273
• /
• 2020

SiC 기반의 전력용 반도체 소자들은 스위칭 속도가 빠르고 높은 차단 전압을 가져 dv/dt가 크다. 중전압 이상에서 게이트 드라이버에 절연된 전원 공급을 하기 위해 소형 변압기가 사용된다. 하지만 변압기의 1, 2 차 권선 사이에 수십 pF 이상의 기생 커패시턴스가 존재하며, 높은 전압을 고속으로 스위칭 하게 될 경우 기생 커패시턴스를 통해 제어부로 공통 모드 전류가 흘러 오작동을 야기할 수 있다. 본 연구에서는 변압기를 대체하여 무선전력전송 코일을 이용한 게이트 드라이버용 절연된 전원공급 장치를 제안한다. 무선전력전송 코일 사이의 거리를 수 mm 이상 이격시켜 코일 사이의 기생 커패시턴스를 1 pF 이하로 줄이고 높은 절연 특성을 가질 수 있다. 무선전력 전송의 공진 토폴로지는 직렬-병렬을 선택했고, 2 MHz에서 높은 효율을 갖도록 I-core 코일을 2.2cm × 1.5cm × 1.7cm으로 제작해 검증했다.

• ETRI Journal
• /
• 제31권2호
• /
• pp.243-245
• /
• 2009

A novel ultra-low-power readout circuit for a pH-sensitive ion-sensitive field-effect transistor (ISFET) is proposed. It uses an ISFET/reference FET (REFET) differential pair operating in weak-inversion and a simple current-mode metal-oxide semiconductor FET (MOSFET) translinear circuit. Simulation results verify that the circuit operates with excellent common-mode rejection ability and good linearity for a single pH range from 4 to 10, while only 4 nA is drawn from a single 1 V supply voltage.

• Transactions on Electrical and Electronic Materials
• /
• 제3권3호
• /
• pp.18-20
• /
• 2002

In sub-l/4 ${\mu}{\textrm}{m}$ NMOSFET with STI (Shallow Trench Isolation), the anomalous hump phenomenon of subthreshold region, due to capped p-TEOS/SiN induced defect, is reported. The hump effect was significantly observed as channel length is reduced, which is completely different from previous reports. Channel boron dopant redistribution due to the defect should be considered to improve hump characteristics besides considerations of STI comer and recess. 130

• 한국정보통신학회논문지
• /
• 제13권2호
• /
• pp.348-354
• /
• 2009

본 논문은 p-MOS 트랜지스터에서 음 바이어스 온도 불안정(NBTI) 전류 스트레스 인가에 의해서 드레인 전류, 문턱 전압, 문턱 전압아래 기울기, 게이트유기 드레인 누설(GIDL) 전류가 변화하는 열화특성을 측정하고 분석하였다. 스트레스 시간, 온도와 전계 의존에 연관된 열화 크기는 실리콘/산화막 계면에서 계면 트랩 생성에 좌우된다는 것으로 나타났다. 문턱 전압의 변화와 문턱 전압아래 기울기 사이에 상관관계로부터, 소자 열화에 대한 중요한 메카니즘이 계면 상태의 생성과 관련이 있다는 것을 분석하였다. GIDL 측정 결과로부터, NBTI 스트레스에 기인한 계면상태에서 전자 정공쌍의 생성이 GIDL 전류의 증가를 가져온다. 그러므로 초박막 게이트 산화막 소자에서 NBTI 스트레스 후에 GIDL 전류 증가를 고려하여 야만 한다. 또한, 신뢰성 특성과 dc 소자 성능을 동시에 고려함이 초고집적 CMOSFET의 스트레스 공학기술에서 상당히 필수불가결하다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.916-921
• /
• 2018

본 논문에서는 고전압, 고전류 동작을 위한 전력 MOSFET 소자에 대한 전기적 특성을 시뮬레이션을 통해 분석하였다. 소자의 정적 특성을 향상시키기 위해 기존의 Si대신 4H-SiC를 이용했다. 4H-SiC는 넓은 에너지 밴드 갭에 의한 높은 한계전계를 갖기 때문에 고전압, 고전류 동작에서 Si보다 유리한 특성을 갖는다. 4H-SiC를 사용한 기존 VDMOSFET 구조는 p-base 영역 모서리에 전계가 집중되는 현상으로 인해 항복 전압이 제한된다. 따라서 본 논문에서는 p-base 영역의 모서리에 곡률을 주어 전계의 집중을 완화시켜 항복 전압을 높이고, 정적 특성을 개선한 곡률 VDMOSFET 구조를 제안하였다. TCAD 시뮬레이션을 통해 기존 VDMOSFET과 곡률 VDMOSFET의 정적 특성을 비교, 분석 하였다. 곡률 VDMOSFET은 기존 구조에 비해 온저항의 증가 없이 68.6% 향상 된 항복 전압을 갖는다.

• 한국정보통신학회논문지
• /
• 제4권2호
• /
• pp.297-305
• /
• 2000

본 논문에서는 다양한 안테나 면적을 가지는 다결정실리콘(poly-Si) 및 폴리사이드(polycide) 게이트 물질을 게이트로 갖는 커패시터 및 n/p-MOS 트랜지스터를 사용하여 AAR(Antenna Area Ratio)의 크기에 따른 플라즈마 피해를 측정 및 분석하였다. 플라즈마 공정에 대한 신뢰도 특성을 조사하기 위해, MOS 소자의 게이트 물질을 달리하여 플라즈마 공정에 대한 초기 특성 및 F-N 스트레스와 hot carrier 스트레스 인가시의 n/p-MOSFET의 열화 특성을 측정한 결과 금속 AR에 의하여 플라즈마 공정의 영향을 받는 것으로 관찰되었다. 폴리사이드 게이트 구조가 다결정실리콘 게이트 구조보다 AAR에 따른 정전류 스트레스 인가시의 TDDB(Time Dependent Dielectric Breakdown)및 게이트 전압의 변화 등과 같은 신뢰성 특성에서 상당히 개선됨을 알 수 있었다. 이는 텅스텐 폴리사이드 형성 공정 중에 불소가 게이트 산화막에 함유되었기 때문인 것으로 설명할 수 있으며, 게이트 물질로 폴리사이드를 사용한 소자에서 플라즈마 영향을 줄일 수 있다는 사실이 차세대 MOS 소자의 게이트 박막으로 폴리사이드 게이트 박막을 활용할 수 있는 가능성을 확인하였다.