Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지
DOI QR코드

DOI QR Code

4H-SiC Curvature VDMOSFET with 3.3kV Breakdown Voltage

3.3kV 항복 전압을 갖는 4H-SiC Curvature VDMOSFET

  • Received : 2018.10.18
  • Accepted : 2018.11.28
  • Published : 2018.12.31
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we analyzed the power MOSFET devices for high voltage and high current operation. 4H-SiC was used instead of Si to improve the static characteristics of the device. Since 4H-SiC has a high critical electric field due to wide band gap, 4H-SiC is more advantageous than Si in high voltage and high current operation. In the conventional VDMOSFET structure using 4H-SiC, the breakdown voltage is limited due to the electric field crowding at the edge of the p-base region. Therefore, in this paper, we propose a Curvature VDMOSFET structure that improves the breakdown voltage and the static characteristics by reducing the electric field crowding by giving curvature to the edge of the p-base region. The static characteristics of conventional VDMOSFET and curvature VDMOSFET are compared and analyzed through TCAD simulation. The Curvature VDMOSFET has a breakdown voltage of 68.6% higher than that of the conventional structure without increasing on-resistance.

본 논문에서는 고전압, 고전류 동작을 위한 전력 MOSFET 소자에 대한 전기적 특성을 시뮬레이션을 통해 분석하였다. 소자의 정적 특성을 향상시키기 위해 기존의 Si대신 4H-SiC를 이용했다. 4H-SiC는 넓은 에너지 밴드 갭에 의한 높은 한계전계를 갖기 때문에 고전압, 고전류 동작에서 Si보다 유리한 특성을 갖는다. 4H-SiC를 사용한 기존 VDMOSFET 구조는 p-base 영역 모서리에 전계가 집중되는 현상으로 인해 항복 전압이 제한된다. 따라서 본 논문에서는 p-base 영역의 모서리에 곡률을 주어 전계의 집중을 완화시켜 항복 전압을 높이고, 정적 특성을 개선한 곡률 VDMOSFET 구조를 제안하였다. TCAD 시뮬레이션을 통해 기존 VDMOSFET과 곡률 VDMOSFET의 정적 특성을 비교, 분석 하였다. 곡률 VDMOSFET은 기존 구조에 비해 온저항의 증가 없이 68.6% 향상 된 항복 전압을 갖는다.

Keywords

JGGJB@_2018_v22n4_916_f0001.png 이미지

Fig. 5. Output characteristics of each structure at 5V gate bias. 그림 5. 5V 게이트 전압에서 각 구조별 output 특성

JGGJB@_2018_v22n4_916_f0002.png 이미지

Fig. 1. (a) 기존, (b) 쉴드 (c) 곡률 VDMOSFET structure. 그림 1. (a) Conventional, (b) Shielded (c) Curvature VDMOSFET 구조

JGGJB@_2018_v22n4_916_f0003.png 이미지

Fig. 2. (a) Conventional, (b) Shielded, (c) Curvature VDMOSFET electric field distribution. 그림 2. (a) 기존, (b) 쉴드, (c) 곡률 VDMOSFET 전계 분포

JGGJB@_2018_v22n4_916_f0004.png 이미지

Fig. 3. (a) Conventional, (b) Shielded, (c) Curvature VDMOSFET strength of electric field according to depth. 그림 3. (a) 기존, (b) 쉴드, (c) 곡률 VDMOSFET 깊이에 따른 전계의 세기

JGGJB@_2018_v22n4_916_f0005.png 이미지

Fig. 4. (a) Conventional, (b) Shielded, (c) Curvature VDMOSFET breakdown voltage. 그림 4. (a) 기존, (b) 쉴드, (c) 곡률 VDMOSFET 항복 전압

Table 1. Curvature VDMOSFET parameter 표 1. 곡률 VDMOSFET 파라미터

JGGJB@_2018_v22n4_916_t0001.png 이미지

References

  1. Huang Runhua, Tao Yonghong, Bai Song, Chen Gang, Wang Ling, Liu Ao, Wei Neng, Li Yun and Zhao Zhifei "Design and fabrication of a 3.3kV 4H-SiC MOSFET," Journal of Semiconductors, Volume 36, Number 9, 094002, 2015.
  2. B. J. Baliga, "Fundamentals of Power Semiconductor Devices," NY, USA: Springer, pp. 23-166, 2010.
  3. G. De Martino, F. Pezzimenti, F. G. Della Corte, G. Adinolfi, G. Graditi "Design and Numerical Characterization of a Low Voltage Power MOSFET in 4H-SiC for photovoltaic Applications," 2017 13th conference on Ph.D. Research in Microelectronics and Electronics (PRIME), IEEE pp.221-224, 2017, DOI:10.1109/PRIME.2017.7974147
  4. Raul Perez, Dominique Tournier, Amador Perez-Tomas, Philippe Godignon, Narcis Mestres, and Jose Millan, "Rlanar Edge Termination Design and Technology Considerations for 1.7-kV 4H-SiC PiN Diodes," IEEE Transactions on Electron Devices, Volume 52, Issue 10, pp. 2309-2316, 2005, DOI:10.1109/TED.2005.856805
  5. B. J. Baliga, "Silicon Carbide Power Devices," World Scientific, Singapore, pp. 259-306, 2005