• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권1호
• /
• pp.61-66
• /
• 2009

We have investigated the noise sensitivity of low noise amplifier (LNA) at different frequency. This noise sensitivity analysis provides insights about noise parameters and it is very beneficial for making appropriate design trade-offs. From this work, the circuit designer can choose the adequate noise parameters tolerances.

• 한국항해학회지
• /
• 제25권1호
• /
• pp.53-60
• /
• 2001

본 논문에서는 IMT-2000 수신주파수인 2.13~2.16 GHz 대역에서 초고주파용 수신장치로 사용되는 저잡음증폭기를 ㅈㄱ렬 피드백 기법과 저항결합회로를 이용하여 구현하였다. GaAs FET(Field Effect Transistor)의 소스단에 부가한 직렬 피드백은 저잡음증폭기의 저잡음특성과 입력반사계수가 작아졌으며, 또 저잡음증폭기의 안정도도 개선되었다. 저항결합회로는 반사되는 전력이 정합 회로내의 저항에서 소모되므로 입력단정합이 용이하였다. 저잡음증폭기의 저잡음증폭단은 GaAs FET인 ATF-10136, 고득증폭단은 내부정합된 MMIC인 VNA-25를 사용하였으며, 알루미늄 기구물 안에 유전율 3.5인테프론 기판에 초고주파회로와 자기바이어스 회로를 함께 장착시켰다. 이렇게 제작된 저잡음증폭기는 30 dB이상의 이득, 0.7dB 이하의 잡음지수, 17 dB의 Pldb, 1.5 이하의 입출력 정재파비를 얻었다.

• 한국전자파학회논문지
• /
• 제26권2호
• /
• pp.165-170
• /
• 2015

본 논문에서는 GaAs 기반 저잡음 증폭기가 사용되고 있는 레이더 수신기의 잡음지수를 낮추고, 저잡음 증폭기의 강인성(robustness)을 위하여 GaN HEMT 기반의 저잡음 증폭기를 설계하고 측정하였다. GaAs 기반의 저잡음 증폭기를 사용하는 레이더 수신기의 경우, 맨 앞단에 저잡음 증폭기를 보호하기 위한 리미터(limiter)가 필요하고, 이는 레이더 수신기 전체 잡음지수를 나빠지게 한다. 본 연구에서 측정한 GaN 기반 저잡음 증폭기의 잡음지수는 2 dB 이하로 측정되었다. 상용화된 GaAs 기반 저잡음 증폭기의 경우, 최대 입력 전력은 약 30 dBm인 반면 본 연구에서는 입력 전력이 43 dBm일 때 소자가 번아웃(burn-out)되었고, 전류 제한 모드로 동작시킬 경우 45.4 dBm에서도 강인성이 보장되었다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.11-15
• /
• 2002

3 V, 2.46GHz Low Noise Amplifier (LNA) have been designed for standard 0.35$\mu\textrm{m}$ CMOS process with one poly and four metal layers. This design includes on-chip biasing, matching network and multilayer spiral inductors. The single-ended amplifier provides a forward gain of 20.5dB with a noise figure 3.35dB, and an IIP3 of -6dBm while drawing 59mW total Power consumption

• 한국정보통신학회논문지
• /
• 제7권7호
• /
• pp.1374-1379
• /
• 2003

In this paper, twoㆍstage low noise amplifier(LNA) for 24㎓ is designed and fabricated using NE450284C HJ-FET of NEC CO. In order to get noise figure and input VSWR to be wanted it is considered input VSWR and noise figure simultaneously in matching-circuit designing. The fabricated two-stage low noise mph u has the gai of 16.6㏈, input VSWR of 1.6, and output VSWR under 1.5.

• 전자공학회논문지
• /
• 제53권10호
• /
• pp.27-33
• /
• 2016

본 논문은 초퍼 안정화기법을 적용한 저잡음 증폭기를 제안한다. 초퍼 안정화기법은 CMOS 증폭기의 저주파수 대역 오프셋과 플리커 잡음을 감소시키는 효과적인 기법이다. 기존의 초퍼 증폭기는 초퍼로 인해 발생되는 초핑 스파이크를 제거하기 위해 Low Pass Filter(LPF)를 사용하기 때문에 저항과 커패시터가 큰 면적을 차지한다는 단점을 가지고 있다. 제안된 초퍼 증폭기는 LPF 대신 샘플 앤 홀드 방식의 초핑 스파이크 제거 회로를 사용하여 적은 전압감쇄에서 36%, 면적에서 11%의 이득을 얻을 수 있다.

• 한국전자파학회논문지
• /
• 제24권9호
• /
• pp.915-921
• /
• 2013

본 논문에서는 65 nm RF CMOS 공정을 이용한 차량 레이더용 77 GHz 저 잡음 증폭기의 설계 방법론 및 측정 결과를 제시한다. 설계한 LNA는 3단 공통소스 증폭단 구조이며, 전송선을 사용하여 입출력 임피던스 정합을 구현하였다. 3차원 전자기 시뮬레이션 시간을 단축하기 위해 전송선 EM 라이브러리를 사전에 구축하여 정합회로를 설계하였으며, 측정을 통해 제안 방법론의 정확성을 확인하였다. 제작한 저 잡음 증폭기의 최대 이득은 77 GHz에서 10 dB, 입출력 반사 손실은 -10 dB 이하이다.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.199-207
• /
• 2011

0.25 um SiGe BiCMOS 공정을 이용하여 Ku-대역 저잡음 증폭기가 설계 및 제작되었다. 개발된 Ku-대역 저잡음 증폭기는 BiCMOS 공정의 HBT 소자를 이용하여 설계되었으며, 9~14 GHz 대역에서 2.05 dB 이하의 잡음 지수 특성과 19 dB 이상의 이득 특성을 가지고 있다. 제조 공정과 관련되어 제공된 PDK의 부정확성 및 부족한 인덕터 라이브러리를 보완하기 위하여 p-tap 값 최적화와 인덕터의 EM 시뮬레이션 기법 등을 활용하였다. 총 2회의 제작 공정을 수행하였으며, 최종 제작된 Ku-대역 저잡음 증폭기는 $0.65\;mm{\times}0.55\;mm$의 크기로 구현되었다. 특히 최종 제작된 저잡음 증폭기의 레이아웃에서 입/출력 RF Pad와 Bias Pad 등을 제외하고 약 $0.4\;mm{\times}0.4\;mm$ 정도의 크기를 갖도록 조정되어 다기능 RFIC의 증폭단으로 활용되었다.

• 한국전자파학회논문지
• /
• 제11권1호
• /
• pp.102-109
• /
• 2000

본 논문에서는 GaAs PHEMT를 제작한 후 이를 사용하여 B←WLL용 MMIC 저잡음 증폭기를 설계하였다. LNA 설계에 사용된 PHEMT는 $0.35\mu\textrm{m}$ 게이트 길이와 $120\mu\textrm{m}$의 게이트 폭을 갖고 있으며 본 실험실에서 직접 제작했다. 총 3단으로 설계된 LNA의 1단에서는 높은 안정도와 저잡음 특성을 위해 소오스단에 직렬 인덕티 브 궤환회로룹 사용하였으며,2단-3단에서는 칩의 크기를 최소화 할 수 있도록 2단-3단 사이에 중간단 정합회 로틀 사용하지 않는 회로 구조로 설계하였다. 설계된 LNA의 시율레이션 결과, 25.5 -27.5 GHz 대역에서 0.851 1.25 dB의 잡음지수와 22.08-23.65 dB의 521 이득을 얻었고 전체 칩 크기는 $3.7\times1.6 mm^2$이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권1호
• /
• pp.19-29
• /
• 2002

A simple and analytical design approach for input power matched CMOS RF LNA circuits and their scaling for lower power consumption, is introduced. In spite of the simplicity of our expressions, it gives excellent agreement with numerical simulation results using commercial CAD tools for several circuit examples performed at 2.4GHz using $0.18\mu\textrm{m}$ CMOS technology. These simple and analytical results are extremely useful in that they can provide enough insights not only for designing any CMOS LNA circuits, but also for characterizing and diagnosing them whether being prototyped or manufactured.