• 제목/요약/키워드: layout algorithm

검색결과 357건 처리시간 0.025초

Spatial Scheduling in Shipbuilding Industry

  • Duck Young Yoon;Varghese Ranjan;Koo Chung Kon
    • 한국해양공학회:학술대회논문집
    • /
    • 한국해양공학회 2004년도 학술대회지
    • /
    • pp.106-110
    • /
    • 2004
  • In any large heavy industry like that of ship building, there exist a lot of complications for the arrangement of building blocks optimally for the minimal space consumption. The major problem arises at yard because of laxity in space for arranging the building blocks of ship under construction. A standardized erection sequence diagram is generally available to provide the prioritised erection sequence. This erection sequence diagram serves as the frame work. In order to make a timely erection of the blocks a post plan has to be developed so that the blocks lie in the nearest possible vicinity of the material handling devices while keeping the priority of erection. Therefore, the blocks are arranged in the pre-erection area. This kind of readiness of blocks leads to a very complex problem of space. This arises due to the least available space leading to an urgent need of an availability of intelligent spatial schedule without compromising the rate of production. There exists two critical problems ahead namely, the spatial occupation layout of pre-erection area and the emptying pattern in the spatial vicinity. The block shape is assumed be rectangular. The related input data's are the dates of erection (earliest as well as the latest), geometrical parameters of block available on pre-erection area, slack time and the like.

  • PDF

결합 커패시턴스의 영향을 고려한 CMOS 셀 구동 모델 (A CMOS Cell Driver Model to Capture the Effects of Coupling Capacitances)

  • 조경순
    • 대한전자공학회논문지SD
    • /
    • 제42권11호
    • /
    • pp.41-48
    • /
    • 2005
  • 미세 선 폭을 갖는 반도체 칩에서 관찰할 수 있는 crosstalk 효과는 배선 회로 사이에 존재하는 결합 커패시턴스에 의한 현상이다. 칩 전체에 대한 타이밍 분석의 정확도는 칩을 구성하는 셀과 배선에 대한 지연시간 예측 자료의 정확도에 의해서 결정된다. 본 논문에서는 결합 커패시턴스에 의한 crosstalk 효과를 반영하여 지연시간을 정확하고 효율적으로 계산할 수 있는 CMOS 셀 구동 모델과 관련 알고리즘을 제안하고 있다. 제안한 모델과 알고리즘을 지연시간 계산 프로그램에 구현하고, 칩 레이아웃에서 추출한 벤치마크회로에 대한 지연시간 예측에 적용하였다. Victim에 영향을 주는 Aggressor를 $0\~10$개까지 연결하여 각각의 경우에 대한 셀 및 배선의 지연시간을 HSPICE와 비교한 결과 $1\%$ 내외의 오차를 보이는 우수한 정확도를 확인하였다.

학교 외부공간의 자연적 감시 취약지역 분석기법에 관한 연구 (A Research on the Analysis Method of School Exterior Space Lacking Natural Surveillance)

  • 권지훈
    • 교육녹색환경연구
    • /
    • 제11권1호
    • /
    • pp.23-31
    • /
    • 2012
  • The number of school crime has grown continuously for last ten years and its intensity also has reached to serious condition. The concept of CPTED(Crime Prevention through Environmental Design) needs to be focused for improving school environment regarding this context. The exterior space of school environment is variously exposed to school crimes committed by colleague students and also intruders. From the perspective of school CPTED, Natural surveillance as one of the practical strategies requires the micro-scale analysis which clarifies local visibility at each different school exterior space. Thus, the purpose of this research is to develop the analysis method clarifying visibility condition at exterior space of school environment, which supports finding the condition of natural surveillance. The programmed analysis algorithm generated quantitative results clarifying Degree for static visibility and Clustering Coefficient for user tracking visibility. The result of this study produced the analysis method feasible to clarify weak natural surveillance conditions at school exterior spaces. Also, it is expected that the developed analysis method will be used to improve the layout of school exterior space from the perspective of CPTED.

자율조직을 이용한 임의의 모양을 갖는 영역에서의 회로배치 (Circuit Placement in Arbitrarily-Shaped Region Using Self-Organization)

  • 김성수;경종민
    • 대한전자공학회논문지
    • /
    • 제26권7호
    • /
    • pp.140-145
    • /
    • 1989
  • 이 논문에서는 ASIC 칩의 설계도면에서 발생하는 임의의 모양을 갖는 영역에서의 효과적인 회로배치 방법인 SOAP (self-organization assisted placement) 를 제안한다. 자율조직이란 Kohonen[1]이 제안한 신경회로망의 학습방법으로 가까이 위치하고 있는 신경소자들이 물리적으로 유사한 외부입력에 민감하도록 소자에 연결된 시냅스 (synapse)의 가중치들을 조절하는 것이다. SOAP에서는 회로 블럭을 신경소자에 회로 블럭의 위치 (x, y좌표)를 해당 신경소자에 연결된 2개의 학습입력으로부터의 시냅스의 가중치 쌍으로 대응시킴으로써 임의의 영역에서의 좋은 회로 배치 결과를 얻을 수 있었다. 이 방법은 또한 입체 표면에서의 회로 배치에도 확장될 수 있다.

  • PDF

음성인식을 위한 Dynamic Time Warp 소자의 설계 (Design of Dynamic Time Warp Element for Speech Recognition)

  • 최규훈;김종민
    • 한국통신학회논문지
    • /
    • 제19권3호
    • /
    • pp.543-552
    • /
    • 1994
  • 음성 인식에서의 dynamic time warp (DTW)은 반복적 계산을 필요로 하며, 이 계산을 수행하기에 합당한 PE cell의 설계는 매우 중요하다. 따라서 이 연구에서는 실시간 어휘 인식을 가능하게 하는 대사전 규모의 대어휘 고립단어인식용 DTW알고리즘을 하드웨어로 구현하기위한 PE(Processing Element)소자의 설계에 주안점을 두었다. 이 DTW용 PE 소자를 크게 세가지의 블록으로 대별된다. 즉, “MIN" block, "ADD" block 그리고 ”ABS" block인데, “MIN"은 축적 최소거리를 계산하기 위한 블록이고, ”ADD"는 이들 최소거리들의 합을 계산하는 블록, 그리고 “ABS"는 이러한 합에 의한 국부거리를 절대값을 구하기 위한 블록이다. 본 연구에서는 이들 세가지 전체 블록회로의 설계 및 검증을 행하였으며, 1.2 m CMOS N-well 설계 규칙에 EK라 전체블록에 대한 레이아웃을 행한 후 설계 규칙 검사(DRC)를 마쳤다.에 대한 레이아웃을 행한 후 설계 규칙 검사(DRC)를 마쳤다.

  • PDF

CORDIC 구조를 이용한 디지털 위상 오차 보상기의 VLSI 구현 (VLSI Implementation of CORDIC-based Derotator)

  • 안영호;남승현;성원용
    • 전자공학회논문지C
    • /
    • 제36C권3호
    • /
    • pp.35-46
    • /
    • 1999
  • 디지털 통신 시스템에서 입력 신호의 주파수와 위상 오차를 보정하는 디지털 위상 오차 보상기(derotator)를 CORDIC (COordinate Rotation DIgital Computer) 알고리즘을 이용하는 VLSI로 구현하였다. CORDIC은 주어지는 위상값에 따라 입력 신호를 직접 회전시키므로, 디지털 주파수 합성기 (Direct Digital Frequency Synthesizer)와 복소수 승산기를 이용하는 기존의 구현 방법에 비해 하드웨어 면에서 간단하다. 디지털 위상 오차 보상기는 작은 위상 오차를 누적하므로 arctangent 함수의 선형 근사를 이용한 고속의 CORDIC 알고리즘을 이용하는 기존에 비해 약 24%의 속도 향상이 가능하였다. 본 설계된 IC는 0.6㎛ triple metal 공정을 이용하였으며, 전체 칩 면적은 6.8㎟ , 트랜지스터의 개수는 11,400 개다. 측정 결과 최대 동작 주파수는 25 MHz이다

  • PDF

인체모델을 이용한 중장비 운전실 설계용 CAD 프로그램 (A Computer-Aided Design Program of Man-in-Cab for Heavy Construction Vehicle)

  • 손권;이희태
    • 대한기계학회논문집A
    • /
    • 제20권11호
    • /
    • pp.3525-3537
    • /
    • 1996
  • This paper presents a CAD program develpoed on a microcomputer in order to support graphic and computational assessment of ergonomic problems associated with the design of a man-in-cab system. The program is coded to help workspace designers with ergonomic evaluations needed in the design stage. This paper proposed a biomechanical -ergonomic evaluations needed using man and workplace models. The human model is developed to have dimensions obtained from the Korean anthropometric data reported in 1992. Its graphical representation is based on a wire-frame model but, whenever necessary, body segments can be represented by a solid model with hidden line/faces removed and shaded. Workplace models are presented for cabs of the excavator, one of the most popular construction vehicles. A workplace model consists of an operator seat, a steering wheel. two control levers, two pedals, and a control panel. The workplace elements can be modified in their sizes, positions, and orientations by changing the reference point and design parameters. An algorithm for the view test is suggested and loaded to provide a visual evaluaiton of the overall layout of a workplace model.

등가자화전류를 이용한 최적코일형상 설계방법 (Optimal Coil Configuration Design Methodology Using the Concept of Equivalent Magnetizing Current)

  • 김우철;김민태;김윤영
    • 대한기계학회논문집A
    • /
    • 제31권1호
    • /
    • pp.43-49
    • /
    • 2007
  • A new electric coil design methodology using the notion of topology optimization is developed. The specific design problem in consideration is to find optimal coil configuration that maximizes the Lorentz force under given magnetic field. Topology optimization is usually formulated using the finite element method, but the novel feature of this method is that no such partial differential equation solver is employed during the whole optimization process. The proposed methodology allows the determination of not only coil shape but also the number of coil turns which is not possible to determine by any existing topology optimization concept and to perform single coil strand identification algorithm. The specific applications are made in the design of two-dimensional fine-pattern focusing coils of an optical pickup actuator. In this method, the concept of equivalent magnetizing current is utilized to calculate the Lorentz force, and the optimal coil configuration is obtained without any initial layout. The method is capable of generating the location and shape of turns of coil. To confirm the effectiveness of the proposed method in optical pickup applications, design problems involving multipolar permanent magnets are considered.

Head up Display용 냉각시스템 (The Cooling System for Head up Display)

  • 지용석;김영섭;안병만;임상민
    • 반도체디스플레이기술학회지
    • /
    • 제9권1호
    • /
    • pp.67-71
    • /
    • 2010
  • Head up display’s cooling system is auto-diagnosed resulting from the external environment. The quantity of heat depending on this Head up display’s cooling system layout determines the speed of FAN for system cooling. In other words, a system’s heat quantity is planned through the air density depending on altitude, the amount of wind in air depending on FAN control condition, and the algorithm that is proportional to delta temperature. To detect the altitude, we use the criteria of delta T, which is determined by the subtracted value of LED junction temperature, and atmospheric temperature that is recorded on the Head up display system. Depending on the classification of delta T value, the altitude section is determined. While we can use GPS as the tool to detect the altitude, we should predict the change of the air density as the altitude alters, and should not just measure the altitude. And the value of delta T is used as the criterion of detecting the altitude for increasing the cooling efficiency of the car’s inner Head up display system with reflecting the speed of the FAN dependent upon the air density. In our theory, altitude is depending on the value of delta T and stabilizing or maintaining the system’s temperature by changing FAN’s rpm depending on determined value of altitude.

음성인식용 DTW PE의 IC화를 위한 MIN회로의 설계 (An Integrated MIN Circuit Design of DTW PE for Speech Recognition)

  • 정광재;문홍진;최규훈;김종교
    • 한국통신학회논문지
    • /
    • 제15권8호
    • /
    • pp.639-647
    • /
    • 1990
  • 음성 인식에서의 dynamic time warp(DTW)은 반복적 계산을 필요로 하며, 이 계산을 수행하기에 합당한 PE cell의 설계는 매우 중요하다. 따라서 이 연구에서는 실제에 가까운 실시간 어휘 인식을 가능하게 하는 large dictionary 의 DTW 알고리즘을 hardware로 구현하기 위한 PE(Processing Element) cell의 설계에 주안점을 두었다. 이 DTW 용 PE cell은 크게 세가지의 블록으로 대별된다. 즉 MIN block, ADD block 그리고 ABS block인데, "MIN"은 accumulated minimum distance를 계산하기 위한 블록이고 "ADD"는 이들 minimum distance들의 합을 계산하는 블록, 그리고"ABS"는 이러한 합에 의한 local distance의 절대값을 구하기 위한 블록이다. 본 연구에서는 이들 세가지 블록중 MIN 회로의 설계 및 검증을 행하였으며, 3um CMOS N-well 설계 규칙에 따라 MIN 블록에 대한 레이아웃을 행한 후 설계 규칙 검사(DRC)를 마쳤다.레이아웃을 행한 후 설계 규칙 검사(DRC)를 마쳤다.

  • PDF