• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.818-823
• /
• 2003

본 논문에서는 입력 매칭(input matching) BIST(Built-In Self-Test) 회로를 이용한 RF font end의 새로운 결함 검사방법을 제안한다. BIST 회로를 가진 RF front end는 1.8GHz LNA(Low Noise Amplifier: 저 잡음 증폭기)와 이중 대칭 구조의 Gilbert 셀 믹서로 구성되어 있으며, TSMC 0.25$\mu\textrm{m}$ CMOS 기술을 이용하여 설계되었다. catastrophic 결함 및 parametric 변동을 가진 RF front end와 결함을 갖지 않은 RF front end를 판별하기 위해 RF front end의 입력 전압 특성을 조사하였다. 본 방법에서는 DUT(Device Under Test: 검사대상이 되는 소자)와 BIST 회로가 동일한 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전자계와 고주파 전압 발생기만이 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 RF front end가 차지하는 전체면적의 약 10%에 불과하다. 본 논문에서 제안하는 검사기술을 이용하여 시뮬레이션해 본 결과 catastrophic 결함에 대해서는 100%, parametric 변동에 대해서는 약 79%의 결함을 검출할 수 있었다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.66-71
• /
• 2014

본 논문에서는 초음파 의료 영상 시스템을 위한 아날로그 front-end 집적회로를 $0.18-{\mu}m$ 표준 CMOS 반도체 공정을 이용하여 설계하였다. 제안 된 front-end 회로는 2.6 MHz에서 15-V 고전압 펄스 신호를 생성하는 송신부와 고전압 차단 스위치 및 저전력 저잡음 증폭기에 해당하는 수신부를 모두 포함하고 있으며, 동작 모드에 따라서 송신부의 출력 드라이버를 수신단의 스위치 회로로 재구성이 가능하도록 설계를 하여 기존 front-end 회로와 비교하였을 때 한 채널 당 70% 이상의 칩 면적을 줄일 수 있다. 설계 된 단일 채널 front-end회로는 $0.045mm^2$ 이하의 작은 칩 면적을 차지함으로써 다중 어레이 방식의 초음파 의료 영상 시스템에 적용 시 작은 면적으로 구현이 가능하다.

• 한국항행학회논문지
• /
• 제12권6호
• /
• pp.604-610
• /
• 2008

본 논문은 지그비(ZigBee) 응용을 위한 2.4 GHz CMOS RF 프론트-엔드(front-end) 설계에 관한 기술이다. Front-End는 저잡음 증폭기(LNA), 주파수 변환기(Mixer)로 구성 되며, 2 MHz의 중간 주파수 (IF : intermediate frequency)를 사용 한다. LNA는 피드백저항을 사용한 Common-Source(CS with resistive feedback) 구조와 축퇴(degeneration) 인덕터를 사용 하였고, 20db의 전압 이득을 디지털신호로 조절할 수 있다. Mixer는 저전류 소모를 고려하여 수동(passive) 구조로 설계하였다. RF front-end는 $0.18{\mu}m$ 1P6M CMOS 공정을 이용하여 구현하였으며 1.8V의 전압으로부터 3.28 mA의 전류 소모를 하며 측정 결과 NF는 4.44 dB, IIP3는 -6.5 dBm을 만족시킨다.

• Journal of Biosystems Engineering
• /
• 제41권3호
• /
• pp.153-160
• /
• 2016

Purpose: This study was conducted to experimentally investigate the structural safety of and identify critical locations in a front-end loader under impact loads. Methods: Impact and static tests were conducted on a commonly used front-end loader mounted on a tractor. In the impact test, the bucket of the front-end loader with maximum live load was raised to its maximum lift height and was allowed to free fall to a height of 500 mm above the ground where it was stopped abruptly. For the static test, the bucket with maximum live load was raised and held at the maximum lift height, median height, and a height of 500 mm from the ground. Strain gages were attached at twenty-three main locations on the front-end loader, and the maximum stresses and strains were measured during respective impact and static tests. Results: Stresses and strains at the same location on the loader were higher in the impact test than in the static test, for most of measurement locations. This indicated that the front-end loader was put under a severe environment during impact loading. The safety factors for stresses were higher than 1.0 at all locations during impact and static tests. Conclusions: Since the lowest safety factor was higher than 1.0, the front-end loader was considered as structurally safe under impact loads. However, caution must be exercised at the locations having relatively low safety factors because failure may occur at these locations under high impact loads. These important design locations were identified to be the bucket link elements and the connection elements between the tractor frame and front-end loader. A robust design is required for these elements because of their high failure probability caused by excessive impact stress.

• 한국정보통신학회논문지
• /
• 제15권2호
• /
• pp.273-278
• /
• 2011

본 논문에서는 IMT-Advanced 시스템에 적용할 수 있는 0.13-${\mu}m$ CMOS 이중대역 송신단 RF Front-End를 제안한 다. 제안하는 이중대역 송신단 RF Front-End는 3 세대(802.11), 3.5 세대(Mobile WiMAX), 그리고 4 세대(IMT-Advanced) 시스템 주파수 대역을 모두 지원하기 위해서 2300~2700 MHz와 3300~3800 MHz의 이중 주파수 대역을 지원한다. 본 논문에서 제안하는 이중대역 송신단 RF Front-End는 1.2 V의 공급 전원에서 45mA의 전류를 소모한다. 회로의 성능은 레이아웃 후 검증(Post Layout Simulation)을 통해 검증하였으며, 2 GHz 대역에서 +0 dBm의 출력 파워, 3 GHz 대역에서 +1.3 dBm의 출력 파워를 나타낸다.

• 한국해양공학회지
• /
• 제24권1호
• /
• pp.166-171
• /
• 2010

In this paper, the front-end of a digital receiver with a 25 kHz carrier frequency, 5 kHz symbol rate, and any excess-bandwidth is designed using two basic facts. The first is known as the uniform sampling theorem, which states that the sampled sequence might not suffer from aliasing even if its sampling rate is lower than the Nyquist sampling rate if the analog signal is a bandpass one. The other fact is that if the sampling rate is 4 times the center frequency of the sampled sequence, the front-end processing complexity can be dramatically reduced due to the half of the sampled sequence to be multiplied by zero in the demixing process. Furthermore, the designed front-end is simplified by introducing sub-filters and sub-sampling sequences. The designed front-end is composed of an A/D converter, which takes samples of a bandpass filtered signal at a 20 kHz rate; a serial-to-parallel converter, which converts a sampled bandpass sequence to 4 parallel sub-sample sequences; 4 sub-filter blocks, which act as a frequency shifter and lowpass filter for a complex sequence; 4 synchronized switches; and 2 adders. The designed front-end dramatically reduces the computational complexity by more than 50% for frequency shifting and lowpass filtering operations since a conventional front-end requires a frequency shifting and two lowpass filtering operations to get one lowpass complex sample, while the proposed front-end requires only four filtering operation to get four lowpass complex samples, which is equivalent to one filtering operation for one sample.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.449-455
• /
• 2004

본 논문에서는 입력 정합(input matching) BIST(Built-In Self-Test, 자체내부검사) 회로를 이용한 RF front end(고주파 전단부)의 새로운 결함 검사방법을 제안한다. 자체내부검사 회로를 가진 고주파 전단부는 1.8GHz LNA(Low Noise Amplifier, 저 잡음 증폭기)와 이중 대칭 구조의 Gilbert 셀 믹서로 구성되어 있으며, TSMC 40.25{\mu}m$ CMOS 기술을 이용하여 설계되었다. catastrophic 결함(거폭 결함) 및 parametric 변동 (미세 결함)을 가진 고주파 전단부와 결함을 갖지 않은 고주파 전단부를 판별하기 위해 고주파 전단부의 입력 전압특성을 조사하였다. 본 검사방법에서는 DUT(Device Under Test, 검사대상이 되는 소자)와 자체내부검사회로가 동일한 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다.

• Journal of electromagnetic engineering and science
• /
• 제8권3호
• /
• pp.114-118
• /
• 2008

Direct-conversion RF front-end for 5-GHz WLAN is implemented in $0.18-{\mu}m$ CMOS technology. The front-end consists of a low noise amplifier, and low flicker noise down-conversion mixers. For the mixer, an inductor is included to resonate out parasitic tail capacitances in the transconductance stage at the operating frequency, thereby improves the flicker noise performance of the mixer, and the overall noise performance of the front-end. The receiver RF front-end has 6.5 dB noise figure, - 13 dBm input IP3, and voltage conversion gain of 20 dB with the power consumption of 30 mW.

• 한국군사과학기술학회지
• /
• 제14권5호
• /
• pp.825-832
• /
• 2011

In this paper, we described the design and measurement results of a Front-End Receiver for S-band active phased array radar. The Front-End Receiver has input P1dB of -4dBm and IIP3 of 7dBm. The measurement results show that gain is $24{\pm}0.7dB$, noise figure are less than 2.3dB over the frequency range of $fc{\pm}0.2GHz$. The Front-End Receiver can protect the receiver path from large input signals with a maximum peak power of multi-kW and recovery time is less than 0.8us. The measurement results satisfy all specifications.

• ETRI Journal
• /
• 제33권6호
• /
• pp.969-972
• /
• 2011

This letter presents a CMOS RF front-end operating in a subthreshold region for low-power Band-III mobile TV applications. The performance and feasibility of the RF front-end are verified by integrating with a low-IF RF tuner fabricated in a 0.13-${\mu}m$ CMOS technology. The RF front-end achieves the measured noise figure of 4.4 dB and a wide gain control range of 68.7 dB with a maximum gain of 54.7 dB. The power consumption of the RF front-end is 13.8 mW from a 1.2 V supply.