• 전자공학회논문지 IE
• /
• 제46권2호
• /
• pp.7-10
• /
• 2009

본 논문은 진화 하드웨어 시스템의 엔진으로 사용하기 위한 유전알고리즘의 하드웨어 구현 및 실험과 분석에 대한 연구이다. 진화 하드웨어는 응용에 따라 동작되어지는 환경에 적응하여 동적이면서 자동적으로 자기의 구조를 바꿀 수 있는 능력을 가진 하드웨어로써 재구성 가능한 하드웨어 부분과 유전알고리즘과 같은 진화 연산을 하는 부분으로 구성 되어 있다. 유전알고리즘은 실시간 응용 부분 등에 있어서 하드웨어로 구현하는 것이 속도 면에서 유리하다. 하드웨어로 처리하는 것이 병렬성, 파이프라인 처리, 그리고 함수 사용 부분 등에 있어 소프트웨어의 단점을 보완하여 이득이 있기 때문이다. 본 논문에서는 유전알고리즘을 하드웨어로 구현하여, 몇 가지 예제에 대하여 실험을 하고 실험 결과를 분석하여 그 구조가 유리함을 보였다.

• 전자공학회논문지 IE
• /
• 제45권4호
• /
• pp.27-32
• /
• 2008

본 논문은 진화 하드웨어 시스템에 적용하기 위해서 유전알고리즘을 하드웨어 기술언어를 사용하여 구현하였다. 진화 하드웨어는 응용에 따라 동작되어지는 환경에 적응하여 동적이면서 자동적으로 자기의 구조를 바꿀 수 있는 능력을 가진 하드웨어를 의미한다. 따라서 정확한 하드웨어 사양이 주어지지 않는 응용에 있어서도 동작을 수행할 수 됐다. 진화 하드웨어는 재구성 가능한 하드웨어 부분과 유전알고리즘과 같은 진화 연산을 하는 부분으로 구성되어 있다. 유전알고리즘을 소프트웨어로 구현하는 것 보다 실시간 응용 부분 등에 있어서 하드웨어로 유전알고리즘을 구현하는 것이 유리하다. 하드웨어로 처리하는 것이 병렬성, 파이프라인 처리, 그리고 함수 사용 부분 등에 있어 소프트웨어의 단점을 보완하여 속도 면에서 이득이 있기 때문이다. 논문에서는 진화 하드웨어를 임베디드 시스템으로 구현하기 위하여 유전알고리즘을 하드웨어로 구현하였고, 몇 가지 예제에 대하여 검증을 수행하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.104.2-104
• /
• 2001

In the intelligent integrated systems, the delay time must be reduced using highly parallel processors, as well as high throughput performance. In this paper, we propose a new concept for building 3D highly parallel processors using multi-layer printed wiring boards with built-in soldering heater (BISH-PWB). The proposed BISH is realized with the long and narrow cupper wiring pattern on the internal layer in the terminal pattern area. Based on the linearity of the cupper resistance vs. temperature, we can measure the BISH, temperature and its calorific value from the heater voltage and current measurements. If we provide the BISH temperature control systems for each BISH, selective multi-point soldering can be realized with same ...

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.178.3-178
• /
• 2001

This paper is concerned with designing a neural network based navigator that is optimized in a user-defined sense for a mobile robot using ultrasonic sensors to travel to a goal position safely and efficiently without any prior map of the environment. The neural network has a dynamically reconfigurable structure that not only can optimize the weights but also the input sensory connectivity in order to meet any user-defined objective. Therefore, in this research, we can select an optimal subset of sensory inputs that results in the best performance related to both navigation and structural complexity. Further, this research uses the manually trained initial population and the modular neural network to alleviate ...

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
• /
• pp.178-180
• /
• 2006

저 전력 마이크로 프로세서와 무선 통신 모듈, 통합된 시스템 장치들을 내장한 센서 노드를 이용하여 구축 된 센서 네트워크는 동작환경과 구조가 특이하며 시스템 설계 시 많은 제약 조건들이 고려되어야 한다. 이러한 센서 네트워크의 각 노드는 센서를 이용한 정보 수집과 같은 여러 가지 응용 프로그램, 노드 간 통신, 제한된 시스템 자원을 효율적으로 관리 할 수 있는 기능들이 필요하며 이에 센서 노드를 위한 여러 가지 운영체제들이 제안되었다. 본 논문에서는 센서 노드를 위해 효과적이고 응용의 변화에 대처할 수 있도록 동적 재구성 기능을 지원하도록 설계된 유한 상태 머신 (finite state machine) 기반의 운영체제인 SenOS의 특징과 구현된 SenOS를 개선한 결과를 발표한다.

• Journal of Information Processing Systems
• /
• 제12권3호
• /
• pp.538-547
• /
• 2016

Cloud computing is a new style of computing in which dynamically scalable and reconfigurable resources are provided as a service over the internet. The MapReduce framework is currently the most dominant programming model in cloud computing. It is necessary to protect the integrity of MapReduce data processing services. Malicious workers, who can be divided into collusive workers and non-collusive workers, try to generate bad results in order to attack the cloud computing. So, figuring out how to efficiently detect the malicious workers has been very important, as existing solutions are not effective enough in defeating malicious behavior. In this paper, we propose a security protection framework to detect the malicious workers and ensure computation integrity in the map phase of MapReduce. Our simulation results show that our proposed security protection framework can efficiently detect both collusive and non-collusive workers and guarantee high computation accuracy.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2003년도 춘계학술대회논문집
• /
• pp.115-119
• /
• 2003

It requires a great deal of efforts to maintain a distributed system. What is important here is that we should be able to upgrade/maintain a distributed system without stopping the system in operation. For this, what we need is a dynamic reconfigurable framework for highly available distributed systems. In this paper, we propose objects-hot-swapping methods as a solution to our problem. These methods permit us to dynamically upgrade/expand a system without stopping the system in operation. In addition, we analyze these methods and show that an approach based on proxy is the most efficient. Furthermore, we propose two proxy-based approaches: the first one based on the static proxy provides for a fast execution time but it is difficult to implement. The second one based on the dynamic proxy provides for a slow execution time but it is easier to implement. Finally, we propose a hot swapping framework for these static and dynamic proxy.

• ETRI Journal
• /
• 제29권1호
• /
• pp.79-88
• /
• 2007

This paper proposes a novel concept of adjusting the hardware size in a multi-carrier code division multiple access (MC-CDMA) receiver in real time as per the channel parameters such as delay spread, signal-to-noise ratio, transmission rate, and Doppler frequency. The fast Fourier transform (FFT) or inverse FFT (IFFT) size in orthogonal frequency division multiplexing (OFDM)/MC-CDMA transceivers varies from 1024 points to 16 points. Two low-power reconfigurable radix-4 256-point FFT processor architectures are proposed that can also be dynamically configured as 64-point and 16-point as per the channel parameters to prove the concept. By tailoring the clock of the higher FFT stages for longer FFTs and switching to shorter FFTs from longer FFTs, significant power saving is achieved. In addition, two 256 sub-carrier MC-CDMA receiver architectures are proposed which can also be configured for 64 sub-carriers in real time to prove the feasibility of the concept over the whole receiver.

• 정보처리학회논문지C
• /
• 제17C권1호
• /
• pp.89-98
• /
• 2010

GEM(Globally Executable MHP) 기반의 MHP(Multimedia Home Platform), OCAP(OpenCable Application Platform), ACAP(Advanced Common Application Platform) 등은 현재 디지털 방송의 대표적인 미들웨어이다. 이러한 미들웨어에 사용된 MPEG-2와 DSM-CC(Digital Storage Media-Command and Control) 프로토콜 표준은 많은 부분이 유사하다는 특징을 가지고 있지만 각 DTV 미들웨어가 필요로 하는 정보와 데이터 구조가 조금씩 차이가 있다. 이는 결과적으로 미들웨어간의 비호환성을 야기한다. 본 논문에서는 다양한 미들웨어 표준을 모두 지원할 수 있는 통합 DTV 미들웨어를 개발하기 위한 노력의 일환으로써, 재구성이 가능한 범용 DSM-CC 아키텍처를 제안한다. 첫째, 모든 GEM 기반의 미들웨어가 공통적으로 필요로 하는 DSM-CC 컴포넌트를 정의하였다. 둘째, 각 미들웨어가 필요로 하는 정보와 데이터 구조를 XML 형태로 정의하여 별도의 수정 없이 정적, 혹은 동적으로 특정 미들웨어에 맞추어 적용할 수 있도록 하였다. 또한, 셋탑박스의 전체적인 성능과 연관성이 높은 어플리케이션 응답시간과 DSM-CC 모듈의 사용빈도를 향상시키기 위해 사용자의 선호도를 고려한 캐시 관리 전략을 제안하고, 제안된 캐시 관리 전략이 응답시간을 줄이는데 효과적임을 실험을 통해서 확인하였다.

• 전자공학회논문지CI
• /
• 제40권6호
• /
• pp.56-68
• /
• 2003

범용 신경망 연산기를 디지털 회로로 구현함에 있어 가장 까다로운 문제들 중 하나는 시냅스의 확장과 해당 네트워크에 맞게 뉴런들을 재배치하는 재구성 문제일 것이다. 본 논문에서는 이러한 문제들을 해결하기 위한 새로운 하드웨어 구조를 제안한다. 제안된 구조는 시냅스의 확장과 네트워크 구조의 변경을 위해 오리지날 디자인의 변경이 필요치 않으며, 모듈러 프로세싱 유니트의 확장을 통한 뉴런의 개수 및 레이어의 확장이 가능하다. 이 구조의 범용성 및 확장성에 대한 검증을 위해 다양한 종류의 다층 퍼셉트론 및 코호넨 네트워크를 구성하여 HDL 시뮬레이터를 통한 결과와 C 언어로 작성된 소프트웨어 시뮬레이터 결과를 비교하였으며 그 결과 성능이 거의 일치함을 확인하였다.