Hardware Implementation of Genetic Algorithm for Evolvable Hardware

진화하드웨어 구현을 위한 유전알고리즘 설계

  • Dong, Sung-Soo (School of Information and Media, YonginSongdam College) ;
  • Lee, Chong-Ho (Dept. of Information Technology & Telecommunication, Inha University)
  • 동성수 (용인송담대학 정보미디어학부) ;
  • 이종호 (인하대학교 정보통신공학부)
  • Published : 2008.12.25

Abstract

This paper presents the implementation of simple genetic algorithm using hardware description language for evolvable hardware embedded system. Evolvable hardware refers to hardware that can change its architecture and behavior dynamically and autonomously by interacting with its environment. So, it is especially suited to applications where no hardware specifications can be given in advance. Evolvable hardware is based on the idea of combining reconfigurable hardware device with evolutionary computation, such as genetic algorithm. Because of parallel, no function call overhead and pipelining, a hardware genetic algorithm give speedup over a software genetic algorithm. This paper suggests the hardware genetic algorithm for evolvable embedded system chip. That includes simulation results for several fitness functions.

본 논문은 진화 하드웨어 시스템에 적용하기 위해서 유전알고리즘을 하드웨어 기술언어를 사용하여 구현하였다. 진화 하드웨어는 응용에 따라 동작되어지는 환경에 적응하여 동적이면서 자동적으로 자기의 구조를 바꿀 수 있는 능력을 가진 하드웨어를 의미한다. 따라서 정확한 하드웨어 사양이 주어지지 않는 응용에 있어서도 동작을 수행할 수 됐다. 진화 하드웨어는 재구성 가능한 하드웨어 부분과 유전알고리즘과 같은 진화 연산을 하는 부분으로 구성되어 있다. 유전알고리즘을 소프트웨어로 구현하는 것 보다 실시간 응용 부분 등에 있어서 하드웨어로 유전알고리즘을 구현하는 것이 유리하다. 하드웨어로 처리하는 것이 병렬성, 파이프라인 처리, 그리고 함수 사용 부분 등에 있어 소프트웨어의 단점을 보완하여 속도 면에서 이득이 있기 때문이다. 논문에서는 진화 하드웨어를 임베디드 시스템으로 구현하기 위하여 유전알고리즘을 하드웨어로 구현하였고, 몇 가지 예제에 대하여 검증을 수행하였다.

Keywords

References

  1. T. Higuchi, N. Kajihara, "Evolvable Hardware Chips for Industrial Applications", Communications of the ACM, vol. 42, no.4, pp.60-66, 1999
  2. Goldberg, D.E. "Genetic Algorithm in Search, Optimization, and Machine Learning." Addison-Wesley, 1989
  3. T. Higuchi et al. "Evolvable hardware A first step towards building a Darwin machine." In Proc. of the 2nd International Conference on simulated Behaviour, pp.417-424. MIT Press, 1993
  4. J. Torresen, "An Evolvable Hardware Tutorial",  in Proc. FPL, pp.821-830, 2004
  5. M. Murakawa, S Yoshizawa, I. Kajitani, T. Furuya, M. Iwata, and T. Higuchi. "Hardware evolution at function level." In Proc. of Parallel Problem Solving from Nature IV (PPSN IV), volume 1141 of Lecture Notes in Computer Science, pp.62-71. Springer-Verlag, September 1996
  6. E. Cantu-Paz. "A survey of parallel genetic algorithms." Calculateurs Parallels, Reseaux et Systems Repartis, 10(2): pp.141-171, 1998
  7. J. Torresen K.A. Vinger. "High performance computing by context switching reconfigurable logic." In Proc. of the 16th European Simulation Multiconference (ESM2002), pp.207-210. SCS Europe, June 2002
  8. M. Serra, T. Slater, J. C. Muzio, and D. M. Miller. "The analysis of one-dimensional linear cellular automata and their aliasing properties." IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, pp.767-778. July 1990
  9. P. D. Hortensius, H. C. Card, and R. D. McLeod. "Parallel random number generation for VLSI using cellular automata." IEEE Transactions on Computers, v.38, pp.1466-1473. October 1989 https://doi.org/10.1109/12.35843
  10. Scott, S and Seth. "HGA: A Hardware-Based Genetic Algorithm." Proc. of the ACM/SIGDA Third Int. Symp. on Field-Programmable Gate Arrays, pp.53-59, 1995