• ETRI Journal
• /
• 제37권1호
• /
• pp.97-106
• /
• 2015

In this paper, MOS-triggered silicon-controlled rectifier (SCR)-based electrostatic discharge (ESD) protection circuits for mobile application in 3.3 V I/O and SCR-based ESD protection circuits with floating N+/P+ diffusion regions for inverter and light-emitting diode driver applications in 20 V power clamps were designed. The breakdown voltage is induced by a grounded-gate NMOS (ggNMOS) in the MOS-triggered SCR-based ESD protection circuit for 3.3 V I/O. This lowers the breakdown voltage of the SCR by providing a trigger current to the P-well of the SCR. However, the operation resistance is increased compared to SCR, because additional diffusion regions increase the overall resistance of the protection circuit. To overcome this problem, the number of ggNMOS fingers was increased. The ESD protection circuit for the power clamp application at 20 V had a breakdown voltage of 23 V; the product of a high holding voltage by the N+/P+ floating diffusion region. The trigger voltage was improved by the partial insertion of a P-body to narrow the gap between the trigger and holding voltages. The ESD protection circuits for low- and high-voltage applications were designed using $0.18{\mu}m$ Bipolar-CMOS-DMOS technology, with $100{\mu}m$ width. Electrical characteristics and robustness are analyzed by a transmission line pulse measurement and an ESD pulse generator (ESS-6008).

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.1063-1064
• /
• 2008

In this paper, two kinds of the protection circuits are proposed and simulated to verify their performances. One is an over current protection circuit, and the other is a no load protection circuit which reduces power consumption. These protection circuits of an LED drive circuit can reduce power consumption and prevent to damage the elements.

• 한국초전도ㆍ저온공학회논문지
• /
• 제18권2호
• /
• pp.37-41
• /
• 2016

This paper presents the developed quench analysis code and protection circuit design for a superconducting magnet system of 28GHz electron cyclotron resonance (ECR) ion source. The superconducting magnet is composed of a hexapole magnet and four solenoid magnets located outside of the hexapole one. All magnets are wound with NbTi composite wire and impregnated by epoxy. By using the developed characteristic analysis code, the normal zone resistance, decaying current and temperature rising can be estimated during quench. Also, the stored magnetic energy is successfully consumed from the series resistor of the designed protection circuit. The analytical results are compared with the experimental results to verify the developed quench analysis code and protection circuit.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.136-144
• /
• 2004

2차원 소자 시뮬레이터를 이용한 AC 해석 결과를 토대로 ESD 보호용 소자의 AC 등가회로 모델링을 시도한다. NMOS 보호용 트랜지스터의 AC 등가회로는 다소 복잡한 형태로 모델링되며, 이를 간단히 RC 직렬회로로 모델링할 경우 주파수 영역에 따라 오차가 크게 발생할 수 있음을 설명한다. 또한 싸이리스터형 pnpn 보호용 소자의 등가회로는 간단히 RC 직렬회로로 모델링될 수 있음을 보인다. 추출한 등가회로를 이용한 회로 시뮬레이션에 근거하여, 주요 RF 회로의 하나인 LNA에 ESD 보호용 소자를 장착할 경우 보호용 소자의 기생성분이 LNA의 특성에 미치는 영향에 대해 조사해 본다. NMOS 보호용 트랜지스터를 단순히 커패시터 하나만으로 모델링할 경우 회로특성의 예측에 큰 오류가 발생할 수 있음을 설명한다. 또한 제시한 pnpn 보호용 소자를 사용할 경우 보호용 소자의 장착에 의한 LNA 회로의 특성 열화가 크게 감소될 수 있음을 확인한다.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.234-239
• /
• 2017

본 논문에서는 PMOS 구조를 삽입한 새로운 구조의 SCR(Silicon Controlled Rectifier)기반 ESD(Electrostatic Discharge) 보호소자를 제안한다. 제안된 ESD 보호회로는 내부에 PMOS가 추가적으로 형성된 구조적 특징을 지니며, Latch-up 면역 특성과 향상된 감내특성을 갖는다. TCAD 시뮬레이션을 이용하여 기존의 ESD 보호회로와 특성을 비교 분석하였다. 시뮬레이션 분석 결과, 제안된 보호 ESD 보호회로는 기존 SCR 기반 ESD 보호소자 HHVSCR(High Holding Voltage SCR)과 같은 우수한 Latch-up 면역 특성을 지닌다. 또한 HBM(Human Body Model) 최대온도 테스트 결과에 따르면, 제안된 ESD 보호회로는 355K의 최대온도 수치를 가지며, 이는 기존 HHVSCR의 373K와 비교하여 대략 20K가량 낮은 온도특성으로, 더욱 향상된 감내특성을 갖는 것으로 확인되었다. 제안된 ESD 보호소자는 N-STACK 기술을 적용하여 설계하여 전압별 적용이 가능함을 시뮬레이션을 통하여 검증하였다. 시뮬레이터로 시뮬레이션을 해본 결과, 제안된 ESD 보호회로는 단일 구조에서 2.5V의 홀딩전압 특성을 지니며, N배수의 증배에 따라 2-STACK 4.2V, 3-STACK 6.3V, 4-STACK 9.1V로 증가된 홀딩전압을 갖는 것을 확인하였다.

• 한국산업융합학회 논문집
• /
• 제21권6호
• /
• pp.265-271
• /
• 2018

DC-DC buck converter is a critical building block in the power management integrated circuit (PMIC) architecture for the portable devices such as cellular phone, personal digital assistance (PDA) because of its power efficiency over a wide range of conversion ratio. To ensure a safe operation, avoid unexpected damages and enhance the reliability of the converter, fully-integrated protection circuits such as over voltage protection (OVP), under voltage lock out (UVLO), startup, and thermal shutdown (TSD) blocks are designed. In this paper, these three fully-integrated protection circuit blocks are proposed for use in the DC-DC buck converter. The buck converter with proposed protection blocks is operated with a switching frequency of 1 MHz in continuous conduction mode (CCM). In order to verify the proposed scheme, the buck converter has been designed using a 180 nm CMOS technology. The UVLO circuit is designed to track the input voltage and turns on/off the buck converter when the input voltage is higher/lower than 2.6 V, respectively. The OVP circuit blocks the buck converter's operation when the input voltage is over 3.3 V, thereby preventing the destruction of the devices inside the controller IC. The TSD circuit shuts down the converter's operation when the temperature is over $85^{\circ}C$. In order to verify the proposed scheme, these protection circuits were firstly verified through the simulation in SPICE. The proposed protection circuits were then fabricated and the measured results showed a good matching with the simulation results.

• 조명전기설비학회논문지
• /
• 제22권6호
• /
• pp.1-6
• /
• 2008

본 논문에서는 전자식 안정기의 출력이 개방 또는 단락되었을 경우에 대한 보호 회로를 설계하였다. 전자식 안정기의 출력이 개방되었을 경우 일정한 주기의 고전압이 발생하여 스위치 소자에 전압 스트레스를 가하게 된다. 또한 출력이 단락되었을 경우 과전류가 흐르게 되어 안정기 발열 및 반도체 소자의 수명 감소 등 문제가 발생하게 된다. 이를 해결하고자 TTL 소자 및 수동 소자로 구성된 보호 회로를 제안하였으며 제안된 보호 회로는 저단가 구현 및 높은 신뢰성의 장점이 있다. 제안된 보호 회로를 실제 안정기에 연결하여 상황별 실험을 통하여 유용함을 증명하였다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제53권12호
• /
• pp.589-595
• /
• 2004

The ESD protection characteristic of chip varistors on a circuit board can not be analyzed by using a conventional circuit simulator due to its microwave characteristic. Thus, by employing Agilent's microwave circuit simulator ADS, we showed that the ESD Protection characteristic or chip varistors can be investigated. order to got more precise simulation results, a chip varistor model was extracted from the electrical characteristic of a TDK's chip varistor and the distributed circuit based pattern was designed as the ESD propagation path. The simulation results showed that the ESD protection characteristic of a chip varistors can be improved drastically by reducing the ESD propagation path.

• 조명전기설비학회논문지
• /
• 제26권8호
• /
• pp.96-101
• /
• 2012

A surge protection device of the metal oxide varistor(MOV) has been commonly used for preventing electrical damage in many electronic equipments. The MOV has a property that leakage current is increased and might be permanently damaged when it is exposed continuously to the electrical stresses such as lightening surges. In this paper, we propose a novel surge protection circuit adopting a silicon controlled rectifier(SCR) in the traditional protection circuits using the MOV device simultaneously. When lightning surges are injected to the proposed circuit, the MOV lets the surge pulses bypassing through the ground at first up to the level that SCR begins to operate. Above the threshold level of turning on the SCR, the SCR operates bypasses large surge currents to the ground. Proposed circuit was verified with a leakage current experiment and PSpice circuit simulations under the repeated surge injection environment.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.150-153
• /
• 2017

본 논문에서는 Floating기술을 이용한 GCNMOS 기반의 ESD(Electrostatic Discharge)보호회로를 제안한다. 제안된 보호회로의 특성 분석을 위해서 시놉시스사의 TCAD 시뮬레이션을 이용하였으며 기존의 GGNMOS, GCNMOS와 비교 분석하였다. 제안된 보호회로는 Gate coupling과 Body floating기술을 적용하였으며 기존 ESD보호회로인 GGNMOS, GCNMOS와 비교하여 더 낮은 4.86V의 트리거 전압 및 1.47ns의 짧은 턴-온 타임 특성을 갖는다.