Implementation and Measurement of Protection Circuits for Step-down DC-DC Converter Using 0.18um CMOS Process

0.18um CMOS 공정을 이용한 강압형 DC-DC 컨버터 보호회로 구현 및 측정

Abstract

DC-DC buck converter is a critical building block in the power management integrated circuit (PMIC) architecture for the portable devices such as cellular phone, personal digital assistance (PDA) because of its power efficiency over a wide range of conversion ratio. To ensure a safe operation, avoid unexpected damages and enhance the reliability of the converter, fully-integrated protection circuits such as over voltage protection (OVP), under voltage lock out (UVLO), startup, and thermal shutdown (TSD) blocks are designed. In this paper, these three fully-integrated protection circuit blocks are proposed for use in the DC-DC buck converter. The buck converter with proposed protection blocks is operated with a switching frequency of 1 MHz in continuous conduction mode (CCM). In order to verify the proposed scheme, the buck converter has been designed using a 180 nm CMOS technology. The UVLO circuit is designed to track the input voltage and turns on/off the buck converter when the input voltage is higher/lower than 2.6 V, respectively. The OVP circuit blocks the buck converter's operation when the input voltage is over 3.3 V, thereby preventing the destruction of the devices inside the controller IC. The TSD circuit shuts down the converter's operation when the temperature is over $85^{\circ}C$. In order to verify the proposed scheme, these protection circuits were firstly verified through the simulation in SPICE. The proposed protection circuits were then fabricated and the measured results showed a good matching with the simulation results.

1. 서론

오늘날 휴대용 전자 산업의 발전으로 인해 고효율 DC-DC 컨버터가 많이 연구된다. DC-DC 컨버터는 휴대 전화, PDA (Personal Digital Assistance)와 같은 휴대용 애플리케이션의 핵심 구성 블록이다. 그림 1은 요즘 매우 인기 있는 배터리 기반 장비에서 스위치 모드 DC-DC 컨버터, 차지 펌프 및 선형 DC-DC 컨버터와 같은 DC-DC 컨버터의 애플리케이션을 보여준다. 이러한 장치의 경우 경량, 소형 및 긴 수명이 주요 요구 사항이다 [1]. 선형 컨버터와 비교하여 높은 스위칭 주파수 컨버터는 인덕터 및 커패시터의 크기를 줄여 소형 및 저비용 설계를 가능하게 한다. 특정 부하를 가진 맞춤형으로 고집적화 된 컨버터로 전압 변환을 수행하는 경우, 컨버터의 부피는 일반적으로 매우 작을 것이다 [2∼3]. 또한, 휴대용 장치의 고장으로 이어질 수 있는 과전압, 과전류 및 과열과 같은 예기치 않은 결과로 부터 장치를 보호하기 위해 변환기의 안정성을 보장하고 강화해야 한다 [4∼5]. 이 논문에서는 모바일 어플리케이션을 위한 보호회로가 내장 된 강압형 DC-DC 컨버터 [6∼7] 설계에 중점을 둔다. 설계된 컨버터는 과열방지회로 블록, 저전압 보호회로 블록, 강압형 DC-DC 컨버터의 기능을 보장하는 과전압 보호 블록을 포함한다. 보호 기능을 가진 강압형 컨버터의 시뮬레이션 결과는 섹션 2에서 4까지 논의된다.

Fig. 1 Power management IC in portable applications

2. 제안 된 강압형 DC-DC 컨버터의 설계

강압형 DC-DC 컨버터는 전력 스테이지와 스위치의 온/오프 상태를 제어하는 제어 블록으로 구성된다. 그림 2는 기본 강압형 DC-DC 컨버터를 보여준다. 컨버터는 다이오드, 인덕터, 커패시터 및 파워 MOS를 사용하는 스위치 등등 파워 스테이지에 포함된다. 강압형 컨버터에서 컨버터의 출력 전압은 입력 전압보다 낮다. 강압형 컨버터의 동작은 다음과 같이 간단히 요약 할 수 있다. 먼저 스위치를 켜면 인덕터(L)에 전류가 축적되고 다이오드(D)는 차단된다. 이때 출력 측에서는 출력 커패시터(C)의 전하가 부하저항(R)을 통하여 방전된다. 스위치를 끄면 인덕터(L)에 축적되어 있는 전류는 다이오드(D)를 통하여 출력단으로 방출 된다.

Fig. 2 Simplified block diagram of the basic DC-DC step-down converter

본 논문에서는 보호 기능을 갖춘 1.5V 출력 강압형 DC-DC 컨버터를 위한 집적 회로 (IC) 컨트롤러를 설계한다. 여기서는 매그나칩/하이닉스 0.18um CMOS (Complementary Metal Oxide Semiconductor) 공정 파리미터를 사용하여 컨트롤러 IC를 SPICE 회로해석 및 설계한다. 제안 된 강압형 컨버터의 블록 다이어그램은 그림 3에 나와 있다. 컨버터 회로는 시스템의 안정성을 위한 보호 회로를 포함하는 커패시터, 저항, 파워 MOS, PWM 제어 블록으로 구성된다. 컨버터는 PWM 제어 모드로 작동한다.

Fig. 3 Block diagram of the proposed step-down DC-DC converter

매그나칩 0.18 um CMOS 공정은 1-poly 6-metal, 반 칩 3.8 mm × 1.9 mm을 이용하여 회로를 설계 및 레이아웃을 하고 데이터를 반도체 설계교육센터에 보내어 칩 제작 및 패키지 작업을 수행했다. 표 1은 0.18 um CMOS 공정의 정보이다.

Table 1. Parameters of 0.18-um process for 3.3V PMOS/NMOS devices

3. 강압형 컨버터를 위한 보호 블록 설계

앞서 언급했듯이 보호회로는 예상치 못한 방식으로 부터 컨버터를 보호하는 데 중요하다. 과열방지회로 (TSD : Thermal Shut Down) 는 그림 4 (a)에 나와 있다. 과열방지회로는 컨버터를 고온으로부터 보호한다. 인버터 체인, MOS 트랜지스터, 여러 개의 저항 및 단일 BJT (바이폴라 트랜지스터)로 구성된다. 그림 4 (b)는 시뮬레이션에서 과열방지회로의 시뮬레이션을 보여준다. 이 작업에서 온도가 85°C 인 특정임계값 보다 높을 경우 과열방지회로 출력이 꺼지고 온도가 임계 값 보다 낮아질 때까지 강압형 컨버터의 전체 작동을 차단한다.

Fig. 4 TSD Circuit

그림 5 (a) 및 (b)는 저전압 보호를 위한 (UVLO : Under Voltage Lock Out) 회로도 및 시뮬레이션을 나타낸다. 저전압 보호회로는 직렬로 연결된 2개의 인버터 체인에 의해 버프되는 비교기를 기반으로 한다. 전원 전압이 특정 임계값 보다 낮으면 제어 회로의 오작동을 방지하기 위해 저전압 보호회로가 꺼진다.

Fig. 5 UVLO Circuit

그림 5 (a)에서, 작동 중에 전원 전압 (VDD)이 저전압 보호회로의 기준 전압보다 낮아지면 저전압 보호회로는 DC-DC 컨버터의 오동작을 방지하기 위해 대기 상태로 만든다. 입력 전압 (VDD)이 저전압 보호회로 이상으로 상승하면 전원 전압이 다시 공급 되고 컨버터가 다시 동작된다.

그림 6 (a)와 (b)는 과전압 보호를 위한 (OVP : Over Voltage Protection) 회로도와 시뮬레이션이다. 이 회로는 비교기와 여러 개의 저항으로 구성된다. 이 회로는 컨버터의 출력 전압이 목표 출력 전압보다 높은 부하에서 소자가 파손되는 것을 방지하기 위해 설계되었다.

Fig. 6 OVP Circuit

4. 강압형 컨버터 측정 결과

그림 7은 매그나칩/하이닉스 0.18 um CMOS 공정을 이용하여 강압형 DC-DC 컨버터 보호회로를 설계한 칩이다.

Fig. 7 Step-down DC-DC converter chip

그림 8은 컨버터의 레이아웃을 보여준다. 그림과 같이 회로는 전력 단, 제어 단 및 보호 블록의 세 가지 주요 블록으로 구성된다. 회로의 주 영역은 전력 단을 제외하고 약 0.7 × 1.2 mm²이다.

Fig. 8 Designed 1.5V Output Step-down DC-DC converter Layout

본 설계는 매그나칩의 0.18 um CMOS 공정을 이용하여 레이아웃을 하였다, 그림 7의 측정방법 및 장비는 그림 9에 나와 있다.

Fig. 9 Chip measurement

그림 10은 UVLO의 측정 결과이다. 채널1이 입력 값이고 채널2가 출력 값을 나타낸다. 출력 값을 보면 UVLO는 2.7 V에서 작동되고 2.3 V에서 작동이 멈춘다. 그림 11는 OVP의 측정 결과이다. 채널1은 입력 값이고 채널2는 출력 값이다. 출력 값을 보면 OVP는 3.2 V 보다 높은 전압에서 작동되는 것을 볼 수 있다.

Fig. 10 UVLO measurement result

Fig. 11 OVP measurement result

그림 12는 TSD 측정 결과이다. 그림 12의 측정 사진을 보면 105℃, 93℃ 에서는 TSD가 작동되어 전압이 흐르지 않는 것을 볼 수 있고 85℃에서 TSD가 작동이 멈추고 전압이 흐르고 82℃가 되어 완전히 전압이 흐르는 것을 확인 할 수 있다.

Fig. 12 TSD measurement result

표 2는 제안 된 강압형 DC-DC 컨버터의 보호회로 성능 요약을 보여준다.

Table 2. Summary of protection circuit performance of designed 1.5V output step-down converter

5. 결론

본 논문에서는 보호 기능을 갖춘 강압형 DC-DC 컨버터를 제안한다. 또한 매그나칩의 0.18um CMOS 공정 기술을 이용하여 회로에 대한 SPICE 분석을 수행했다. 시뮬레이션 결과, TSD는 85℃에서 작동을 하고 UVLO는 2.6V에서 작동, OVP는 3.3V에서 작동하는 것을 볼 수 있다. 강압형 DC-DC 컨버터의 시뮬레이션은 입력 전압 3V, 스위칭 주파수 1Mhz 조건에서 100mV 리플을 갖는 1.5V의 출력 전압이 생성되었다. 이 회로는 모바일 기기 애플리케이션을 위한 고성능 DC-DC 컨버터 설계에 사용될 수 있을 것으로 기대된다.