• 대한전자공학회논문지SD
• /
• 제40권11호
• /
• pp.45-53
• /
• 2003

DRAM에서 사용되는 내부 승압 전원 전압과 기판인가 전원 전압 발생기를 공유함으로써 단일 Charge Pump에서 승압 전원과 기판 전원을 동시에 발생시키는 회로를 설계하였다. 이 회로는 0.14um의 DRAM 공정을 사용하여 기존 보다 전력 소모를 30%, 전체 면적을 40% 그리고 Pumping capacitor 면적을 29.6% 각각 감소하였으며 또한 전류 공급 효율을 13.2% 향상 시켰다. Charge Recycling 기법을 적용하여 Pumping capacitor의 Precharge 구간 동안 소모되는 전류를 75% 감소하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.776-780
• /
• 2007

본 논문에서는 저전압 DRAM용 VPP Generator의 전하펌프회로(Charge Pump Circuit)를 새롭게 제안하였다. 제안된 전하펌프회로는 2-Stage 크로스 커플 전하펌프회로(Cross-Coupled Charge Pump Circuit)이다. 4개의 비중첩 클럭신호들을 이용하여 전하전달 효율을 향상시켰고, 각 전하펌프단 마다 Oscillation 주기를 줄일 목적으로 Distributed Clock Driver인 Inverter 4개를 추가하여 펌핑전류(Pumping Current)를 증가시켰다. 그리고 전하전달 트랜지스터의 게이트단에 프리차지회로 (Precharge Circuit)를 두어 대기모드진입 시 펌핑된 전하를 방전하지 못하고 고전압을 유지하여 소자의 신뢰성을 떨어트리는 문제를 해결하였다. 모의실험결과 펌핑전류, 펌핑효율(Pumping Efficiency), 파워효율(Power Efficiency) 모두 향상된 것을 확인하였고, $0.18{\mu}m$ Triple-Well 공정을 이용하여 Layout 하였다.

• 한국정보통신학회논문지
• /
• 제10권7호
• /
• pp.1266-1274
• /
• 2006

본 논문에서는 TFT-LCD 구동 IC 모듈의 소형화측면에서 유리한 DC-DC 변환기 회로인 펌핑 커패시터 내장형 비중첩 부스트-클락 전하펌프 (Non-overlap Boosted-Clock Charge Pump: NBCCP) 회로가 제안되었다 .2VDC 전압으로 스윙하는 비중첩 부스트-클럭의 사용으로 기존의 펌핑 커패시터 내장형 크로스-커플드 전하펌프에 비해 펌핑 단의 수를 반으로 줄일 수 있었고, 전하 펌핑 노드의 펌핑된 전하가 입력 단으로 역류되는 현상을 방지하였다 . 그 결과 제안된 펌핑 커패시터 내장형 비중첩 부스트-클럭 전하펌프 회로는 기존의 펌핑 커패시터 내장형 크로스-커플드 전하펌프에 비해 펌핑 전류가 증가하였고, 레이아웃 면적은 감소되었다. 제안된 TFT-LCD 구동 IC용 DC-DC 변환기 회로를 $0.18{\mu}m$ Triple-Well CMOS 공정을 사용하여 설계하고, 테스트 칩을 제작 중에 있다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.137-145
• /
• 2008

본 논문에서는 출력 단 전달 스위치로 NMOS와 PMOS를 병렬 결합하여 사용하고 벌크 펌핑 회로를 채용한 CMOS 전하펌프를 제안하였다. 제안된 전하 펌프는 NMOS 및 PMOS의 병렬 결합을 통하여 출력 단의 전류전달 능력을 향상시킬 수 있다. 또한, 채용된 벌크 펌핑 회로는 PMOS에 의한 벌크의 순방향 바이어스 문제를 효과적으로 해결할 수 있다. 제안된 회로의 성능을 확인하기 위하여, 80-nm CMOS 공정기술을 이용하여 전하 펌프를 설계하였다. 모사실험을 통한 비교 결과, 제안된 CMOS 전하 펌프는 기존의 NMOS 혹은 PMOS 만을 사용한 전하 펌프들과 비교하여 47% 이상의 전류전달 능력의 향상을 가져왔고 펌핑 속도도 9% 이상 개선되었으며, 동작 시 최대 벌크 순방향 전압 또한 24%이상 개선되어 벌크 순방향 바이어스 문제가 완화되었음을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.328.1-328.1
• /
• 2014

MOSFET degradation의 대부분은 hot-carrier injection에 의한 interface state (Dit)의 생성에서 비롯되며 따라서 본 연구에서는 신뢰성에 대한 한 가지 방법으로 Charge pumping method를 이용하여 MOSFET의 interface trap(Dit)의 변화를 측정하였다. 소스와 드레인을 ground로 묶고 게이트에 펄스를 인가한 후 Icp를 측정하여 Dit를 추출하였다. 온도를 293~343 K까지 5 K씩 가변했을 때 293K의 Icp(${\mu}A$)는 0.12 nA 313 K는 0.112 nA 343 K는 0.926 nA이며 Dit (cm-1/eV-1)는 $1.61{\times}10^{12}$ (Cm-2/eV-1) $1.49{\times}10^{12}$ (Cm-2/eV-1) $1.23{\times}10^{12}$ (Cm-2/eV-1)이다. 측정결과 Dit는 Icp가 높은 지점에서 추출되며 온도가 높아지게 되면 Icp전류가 낮아지고 Dit가 줄어드는 것을 볼 수 있다. 온도가 올라가게 되면 carrier들이 trap 준위에서 conduction band 위쪽에 이동하게 되어서 interface에 trap되는 양이 작아지게 된다. 그래서 이때 Icp를 이용해 추출한 Dit 는 실제로 trap의 양이 줄어든 것이 아니라 Thermal excess 현상으로 인해 측정되는 Icp의 양이 줄어든 것으로 분석할 수 있다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.50-57
• /
• 2008

본 논문에서는 CMOS image sensor(CIS)에서 사용될 수 있는 고 효율 charge pump를 제안하였다. 제안된 charge pump는 CIS의 동작 특성을 활용하여 switching loss 및 reversion loss를 최소화하여 고 효율 동작을 실현하였다. 즉, CIS 픽셀 동작 구간에 따라 local clock driver, 펌핑 커패시터, 그리고 charge 전달 switch의 크기를 역동적으로 조절함으로써 switching loss 를 최소화하였다. 또한, schmitt trigger를 채용한 tri-state local clock driver를 이용하여 non-overlapping 구간이 충분히 확보된 local clock을 공급할 수 있게 함으로써 reversion loss를 최소화하였다. 0.13-um CMOS 공정을 이용한 시뮬레이션 비교 결과, 제안된 charge pump는 구동 전류가 없는 조건에서 기존 구조에 비해 최대 49.1% 전력 소모를 개선하였으며, 구동 전류가 최대인 조건에서는 19.0% 전력 소모를 개선할 수 있었음을 확인하였다.

• E2M - 전기 전자와 첨단 소재
• /
• 제7권2호
• /
• pp.123-129
• /
• 1994

SONOS EEPROM chips, containing several SONOSFET nonvolatile memories of various channel size, have been fabricated on the basis of the existing n-well CMOS processing technology for 1 Mbit DRAM ($1.2\mu\textrm{m}$.m design rule). All the SONOSFET memories have the triple insulated-gate consisting of 30.angs. tunneling oxide, 205.angs. nitride and 65.angs. blocking oxide. The miniaturization of the devices for the higher density EEPROM and their characteristics alterations accompanied with the scaling-down have been investigated. The stabler operating characteristics were attained by increasing the ratio of the channel width to length. Also, the transfer, switching, retention and degradation characteristics of the most favorable performance devices were presented and discussed.

• 한국정보전자통신기술학회논문지
• /
• 제12권3호
• /
• pp.312-320
• /
• 2019

본 논문에서는 110nm eFlash 셀을 사용한 512Kb eFlash IP를 설계하였다. eFlash 셀의 프로그램, 지우기와 읽기 동작을 만족시키는 row 구동회로(CG/SL 구동회로), write BL 구동회로( write BL 스위치 회로와 PBL 스위치 선택 회로), read BL 스위치 회로와 read BL S/A 회로와 같은 eFlash 코어회로(Core circuit)를 제안하였다. 그리고 프로그램 모드에서 9.5V와 erase 모드에서 11.5V의 VPP(Boosted Voltage) 전압을 공급하는 VPP 전압 발생기회로는 기존의 단위 전하펌프 회로로 cross-coupled NMOS 트랜지스터를 사용하는 대신 body 전압을 ground에 연결된 12V NMOS 소자인 NMOS 프리차징 트랜지스터의 게이트 노드 전압을 부스팅하는 회로를 새롭게 제안하여 VPP 단위 전하펌프의 프리차징 노드를 정상적으로 VIN(Input Voltage) 전압으로 프리차징 시켜서 VPP 전하펌프 회로의 펌핑 전류를 증가시켰다. 펌핑 커패시터로는 PMOS 펌핑 커패시터에 비해 펌핑전류가 크고 레이아웃 면적이 작은 12V native NMOS 펌핑 커패시터를 사용하였다. 한편 110nm eFlash 공정을 기반으로 설계된 512Kb eFlash 메모리 IP의 레이아웃 면적은 $933.22{\mu}m{\times}925{\mu}m(=0.8632mm^2)$이다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.80-86
• /
• 2009

전하펌프의 성능은 공급전압에 의해 크게 영향을 받는다. 본 논문에서는 표준 twin-well CMOS 로직 공정으로 제작 가능하며, 낮은 공급전압에서도 높은 효율을 갖는 새로운 전하펌프 회로를 제안하고 검증하였다. 제안한 전하펌프는 이중의 전하 전달 경로와 간단한 2-phase 클락을 사용한다. 한 주기의 펌핑 사이클 동안 각 펌핑 단에서 입력전압을 2배로 승압하며, 상보적으로 연결된 PMOS 트랜지스터를 전달 스위치로 사용하여 트랜지스터의 문턱전압에 의한 전압강하 없이 승압된 전압을 다음 승압 단으로 전달한다. 시뮬레이션과 측정을 통해 제안한 전하펌프를 검증하였으며, 동일한 공정조건에서 제작 가능한 기존 전하펌프들 보다 높은 출력전압과 큰 전류 구동능력 그리고 더 높은 전력효율을 가진다는 것을 확인하였다.

• 전력전자학회논문지
• /
• 제4권6호
• /
• pp.515-522
• /
• 1999

형광등용 전자식 안정기의 개발에 있어서, 최근 선전류 고조파 성분의 제한에 관한 여러 가지 규제를 만족시키기 위해 역률 개선 회로를 부가하는 것이 권장되고 있다. 일반적으로는 부스트 컨버터를 가장 많이 사용하고 있지만 전체 제품의 가격 상승 및 EMI 발생 등의 단점 때문에 설계에 있어서 상당한 제약을 받게 된다. 본 논문에서는 역률 개선을 수동소자로만 이용하여 전압원 및 전류원 방식의 공진형 인버터를 채택하는 형광등용 전자식 안정기를 저가격화, 고역률화하는 것을 목적으로 한다.