• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.16-26
• /
• 2011

This paper presents high power and high efficiency Doherty amplifiers for 2.345 GHz wireless broadband (WiBro) applications that use a Nitronex 125-W ($P_{3dB}$) GaN high electron mobility transistor (HEMT). Two- and three-way Doherty amplifiers and a saturated Doherty amplifier using Class-F circuitry are implemented. The measured result for a center frequency of 2.345 GHz shows that the two-way Doherty amplifier attains a high $P_{3dB}$ of 51.5 dBm, a gain of 12.5 dB, and a power-added efficiency (PAE) improvement of about 16 % compared to a single class AB amplifier at 6-dB back-off power region from $P_{3dB}$. For a WiBro OFDMA signal, the Doherty amplifier provides an adjacent channel leakage ratio (ACLR) at 4.77 MHz offset that is -33 dBc at an output power of 42 dBm, which is a 9.5 dB back-off power region from $P_{3dB}$. By employing a digital pre-distortion (DPD) technique, the ACLR of the Doherty amplifier is improved from -33 dBc to -48 dBc. The measured result for the same frequency shows that the three-way Doherty amplifier, which has a $P_{3dB}$ of 53.16 dBm and a gain of 10.3 dB, and the saturated Doherty amplifier, which has a $P_{3dB}$ of 51.1 dBm and a gain of 10.3 dB, provide a PAE improvement of 11 % at the 9-dB back-off power region and 7.5 % at the 6-dB back-off region, respectively, compared to the two-way Doherty amplifier.

• 전기전자학회논문지
• /
• 제7권2호
• /
• pp.288-298
• /
• 2003

통신 경로 상에 위치한 인접 노드간의 오류 제어를 위해 window-controlled selective repeat ARQ 방식을 고려한다. 이 방식에서 전송될 패킷은 순환적 그리고 순차적으로 순차 번호를 부여받는다. 한편 송신 노드는 이전 window에 소속된 모든 패킷에 대해 긍정적 응답을 받을 때까지 새 window에 소속된 패킷을 전송할 수 없으며, 이러한 전송의 연기로 인해 throughput 및 지연 성능의 저하가 야기된다. 본 논문에서는 지연 성능을 향상시키기 위한 방안으로 프레임 내에서 순차 번호를 중복 사용하는 부수적 방식을 고려한다. 이러한 중복 규칙을 고정형, 임의형, 적응형으로 분류하여 범주별 중복 규칙을 제시하고 각 중복 규칙에 따른 지연 성능을 평가한다. 계량적 분석 결과로부터 순차 번호를 중복 부여하여 (특히 ADR-T2의 도입으로) 평균 패킷 지연 시간을 효과적으로 줄일 수 있음을 관찰한다. 또한 이러한 지연 성능의 개선은 국지적으로 최적인 window 크기를 만족할 수 있는 확률의 증가에 기인함을 규명한다.

• 한국통신학회논문지
• /
• 제38A권4호
• /
• pp.360-370
• /
• 2013

하향링크 스몰셀 네트워크 환경에서 최선형 서비스를 지원해야 할 때, 기존 기법들에서는 각 기지국 기준으로 동일 채널간섭이 가장 적게 수신되는 채널들만을 선택하게 되는데 이 채널들은 해당 기지국에 인접한 사용자의 하향링크 수율 성능만을 향상시킨다. 따라서 기존의 분산 주파수 재사용 기법들은 전체 최선형 서비스 사용자들을 공정하게 지원하지 못한다. 이 논문에서는 하향링크 스몰셀 네트워크 환경에서 기지국으로부터의 거리와 관계없이 최선형 서비스 사용자들의 수율 성능을 공정하게 향상시킬 수 있는 분산 주파수 재사용 기법을 제안한다. 각 기지국은 기존의 분산재사용 기법을 수행하여 주위 기지국들에서 가장 적게 사용되는 채널들을 선택한 다음, 전체 수율 성능의 감소를 줄이면서도 수율성능이 낮은 사용들의 수율성능을 향상시킬 수 있는 채널들로 일부채널들을 교체한다. 모의실험을 통해 제안된 기법은 수율성능 기준 하위 10%에 해당되는 사용자들의 수율성능을 기존기법에 비해 최대 15% 정도 향상시키면서 전체 수율 성능 감소는 3% 정도 허용함을 확인하였다.

• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1050-1057
• /
• 2006

본 논문은 주 신호에서 추출한 2차 고조파 신호를 극 함수 형태로 만들어 주 신호와 진폭 변조를 시키는 새로운 방식의 전치 왜곡 선형화기를 제안하였다. 이 선형화기는 2차 고조파 신호의 동 위상과 직각 위상 신호 결합으로 만들어진 극 함수 발생기와 주 경로의 진폭 변조기로 구성되어 있다. 극 함수 발생기 신호와 주 신호가 진폭 변조되어 .만들어진 전치 왜곡 3차 혼변조 신호는 전력 증폭기의 비선형 특성을 개선시킬 수 있으며, 셀룰라 기지국 송신 대역$(869{\sim}894MHz)$의 증폭기를 제작하여 증폭기 비선형 특성을 확인하였다. 반송파 2톤 신호를 인가하였을 때, 주파수 간격이 1 MHz에서 전력 증폭기의 3차 혼변조는 22.5 dB 이상 개선되었고, CDMA-IS95 1FA의 경우에는 이격 지점 885 kHz에서의 인접 채널 전력비(ACPR)는 8.4 dB 이상 개선됨을 확인하였다.

• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.754-763
• /
• 2002

본 논문은 결함 접지 구조(defected ground structure, DGS)를 삽입하여 소형화한 증폭기의 개선된 전력 성능을 언급하고 있다. DGS에 의한 부가적인 등가성분에 의하여 전파 지연 특성과 전기적 길이 증가 현상이 나타나는데, 이 성질을 이용하면 DGS를 포함한 전송 선로의 전기적 길이를 원래와 같게 유지하기 위하여 물리적 길이를 줄일 수 있다. 물리적 길이를 줄이더라도 전기적 길이는 같으므로 표준 증폭기(original amplifier)의 정합과 성능이 그대로 유지된다. DGS를 삽입하여 길이를 줄인 전송 선로는 증폭기의 원하는 동작주파수에서는 손실이 거의 없지만 하모닉 주파수에서는 일정량의 손실이 있으므로, 소형화된 증폭기(size-reduced amplifier)가 표준 증폭기보다 근 우수한 하모닉 차단 특성을 근본적으로 내재하고 있다. 따라서 출력측에서 검출되는 하모닉 성분의 크기가 표준 증폭기보다는 더 작을 것으로 예측할 수 있다. 이를 확인하기 위하여 표준 증폭기와 DGS로 소형화한 증폭기의 전력 성능을 측정한 결과, 소형화한 증폭기의 2차 하모닉, IMD3 성분, ACPR이 각각 5 dB, 2-6 dB, 1-4 dB가 개선되었다.

• 한국통신학회논문지
• /
• 제35권6A호
• /
• pp.555-567
• /
• 2010

릴레이를 이용한 다중 홉 시스템은 기존의 단일 홉 시스템과 달리 주어진 전체 리소스 영역의 일부를 릴레이 통신에 할당하게 되어 효율적인 자원할당 알고리즘을 도입하지 않으면, 실제 사용이 가능한 리소스의 손실을 초래하게 된다. 또한, 릴레이 기반 셀룰러 시스템에서 생기는 인접 셀 간섭으로 인해 기지국과 단말기 또는 릴레이와 단말기 사이의 높은 링크 성능을 보장하지 못하는 경우가 발생해 리소스 효율이 급격히 떨어질 수 있다. 본 논문에서는 3GPP (3rd Generation Partnership Project) LTE (Long Term Evolution)-Advanced 시스템의 하향링크 릴레이 협력 네트워크에서의 효율적인 자원할당 기법을 제안한다. 릴레이 협력 네트워크에서 각각의 통신 링크마다 고정 리소스 영역을 갖는 기존의 기법과는 달리, 제안된 자원할당 알고리즘은 각 통신 링크 간의 채널 상태 및 전송 가능 용량 등을 고려하여 각 리소스 블록 단위 별로 적응적으로 자원을 할당하는 기법이다. 또한 셀 또는 단말의 추가적인 전송률 증대를 위해 특정 통신 링크가 할당된 리소스 영역에 다른 통신 링크의 리소스를 중복하여 자원을 재사용하는 기법을 제안한다. 제안된 리소스 중복 할당 방식은 리소스 중복으로 인한 추가적인 간섭을 미리 고려하여 동적으로 자원을 할당하는 방식으로 단말기에서 간섭 제거 등의 추가적인 절차가 불필요하다.

• 한국통신학회논문지
• /
• 제22권12호
• /
• pp.2674-2685
• /
• 1997

본 논문에서는 국내향 800MHz CDMA 와 PCS(CDMA 방식)에서 동시에 사용될 수 있는 이동통신 전화기의 핵심부품인 이중대역 전력증폭기 모듈에 대한 연구를 기술하였다. CDMA 방식의 전화기가 갖는 사용빈도가 가장 높은 출력(1O-15dBm)이 선형영역인점을 고려하여 종단전력증폭용 GaAs FET의 DC 동작점을 B급으로 제한하므로서 배터리 사용시간을 연장하였다. 따라서 낮은 동작점에서도 우수한 선형성을 가진 2개의 Plastic GaAS FET로서 모듈을 구현하였고 입출력단에 주파수 분리회로를 설계하여 2개의 주파수 대역을 사용할수 있게 하였다. 모듈의 소형화를 위해 다층기판을 사용하였으며 협소한 전송선로간의 전자기결합과 가판 각 층간의 via hole 등은 전자기 해석을 통해 회로 설계에 반영하였다. 모듈 전체 크기는 O.96CC($22{\times}14.5{\times}3mm^3$) 이고 출력 10~l5dBm에서 모듈 총전류는 130mA이다. 선형특성은 출력 28dBm(CDMA, 800MHz)와 23.5dBm(PCS)에서 IS-95에서 규정하는 ACPR(Adjacent Channel Power Rejection)보다 2-3dB 여유도를 가진다.

• 한국멀티미디어학회논문지
• /
• 제5권4호
• /
• pp.441-449
• /
• 2002

무선 네트워크 환경에서 멀티미디어 통신을 성공적으로 지원하기 위해서는 핸드오프 시 발생 가능한 연결중단 확률을 최소화함으로써 이동 호스트(클라이언트)에게 연결성을 위한 QoS(Quality of Service)를 보장해야 한다. 그러나, 핸드오프를 필요로 하는 클라이언트의 이동성으로 인해 이동 호스트와 네트워크 간에 협상된 QoS가 보장되지 못할 수도 있다. 이는 각 셀에서 발생하는 트래픽에 할당되는 가용 채널의 제약에 기인한다. 본 논문에서는, 가용채널의 효과적인 확보를 위해 대역폭 예약 기법을 기반으로 한 부하 균형 알고리즘을 제안한다. 제안된 알고리즘은 셀 내의 클라이언트의 이동 방향을 예측한 후, 해당 셀의 부하 상태에 따라 예약될 채널의 크기를 균형있게 조절하여 가용채널을 확보한다. 핸드오프 채널로 예약된 대역폭은 우선적으로 핸드오프를 위해서 사용이 되어지며, 목적지 셀의 가용 채널이 주어진 임계치 이하일 경우, 해당 셀의 가용 채널을 추가로 확보하기 위해서 적응적 대역폭 예약을 이용한 부하균형 알고리즘을 설계함으로써 채널의 이용 효율을 최대화한다. 본 논문에서 제시한 알고리즘의 성능을 평가하기 위해, 신규 호 탈락율, 핸드오프호의 강제종료율을 측정하였다. 시뮬레이션 결과, 본 논문의 성능이 기존의 기법보다 우수함을 알 수 있었다.

• 한국전자파학회논문지
• /
• 제30권2호
• /
• pp.104-110
• /
• 2019

본 논문에서는 long term evolution(LTE) 통신을 위한 900 MHz 대역에서 동작하는 CMOS 전력증폭기 집적회로 설계 결과를 제시한다. 출력단에서의 적은 손실을 위해 트랜스포머를 이용한 출력 정합 회로가 printed circuit board(PCB) 상에 구현되었다. 동시에, 2차 고조파 임피던스의 조정을 통해 전력증폭기의 고효율 동작을 달성하였다. 전력증폭기는 $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었으며, 10 MHz의 대역폭 및 7.2 dB 첨두 전력 대 평균 전력비(PAPR)의 특성을 갖는 LTE up-link 신호를 이용하여 측정되었다. 제작된 전력증폭기 모듈은 평균 전력 24.3 dBm에서 34.2 %의 전력부가효율(PAE) 및 -30.1 dBc의 인접 채널 누설비(ACLR), 그리고 24.4 dB의 전력 이득을 갖는다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.46-55
• /
• 2016

본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.