• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.13-16
• /
• 2006

병렬 SOA-MZI 구조들을 이용하여 XOR NOR, OR, 그리고 NAND 기능들을 가진 전광 복합 논리 게이트들을 제안하고 100Gbps에서 실험적으로 구현했다. 제안된 구조는 높은 소광 비를 가지며 복합적인 논리 기능들을 동시에 수행할 수 있다.

• Journal of the Optical Society of Korea
• /
• 제17권5호
• /
• pp.362-370
• /
• 2013

In this paper, we propose a novel optical implementation of a 3DES algorithm based on dual XOR logic operations for a cryptographic system. In the schematic architecture, the optical 3DES system consists of dual XOR logic operations, where XOR logic operation is implemented by using a free-space interconnected optical logic gate method. The main point in the proposed 3DES method is to make a higher secure cryptosystem, which is acquired by encrypting an individual private key separately, and this encrypted private key is used to decrypt the plain text from the cipher text. Schematically, the proposed optical configuration of this cryptosystem can be used for the decryption process as well. The major advantage of this optical method is that vast 2-D data can be processed in parallel very quickly regardless of data size. The proposed scheme can be applied to watermark authentication and can also be applied to the OTP encryption if every different private key is created and used for encryption only once. When a security key has data of $512{\times}256$ pixels in size, our proposed method performs 2,048 DES blocks or 1,024 3DES blocks cipher in this paper. Besides, because the key length is equal to $512{\times}256$ bits, $2^{512{\times}256}$ attempts are required to find the correct key. Numerical simulations show the results to be carried out encryption and decryption successfully with the proposed 3DES algorithm.

• 한국광학회지
• /
• 제17권6호
• /
• pp.564-568
• /
• 2006

반도체 광증폭기에 기반을 둔 이득포화특성을 이용하여 XOR, AND, OR 논리 게이트를 동시에 구현하는 다기능 전광 논리소자를 설계하고 구현하였다. 상용화된 프로그램인 VPI Component $Maker^{TM}$을 사용하여 시뮬레이션을 수행하였고 10 Gbit/s의 입력 신호를 사용하여 XOR, AND, OR 논리동작을 동시에 구현하는 다기능 전광 논리소자를 구현하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.337-340
• /
• 2000

In this paper, we put forth a procedure that target low power logic synthesis based on XOR representation of Boolean functions, and the results of synthesis procedure are a multi-level XOR form with minimum switching activity. Specialty, this paper show a method to extract the common cubes or kernels by Boolean matrix and rectangle covering, and to estimate the power consumption in terms of the extracted common sub-functions.

• 한국광학회지
• /
• 제19권3호
• /
• pp.237-241
• /
• 2008

전자 논리회로에서 이용되는 전자신호 암호화와 같은 방법으로, 반도체 광 증폭기 XOR논리 게이트를 이용한 전광 암호화 시스템을 제안하였다. 시스템의 변수를 최적화 하고 전체 디자인 과정을 빠르게 수행하기 위해 정상상태와(steady state) 과도상태에(dynamic) 대한 전산모사가 차례로 이루어졌다. 심각한 신호 왜곡이 없이 10 Gbps 속도에서 일반적인 반도체 광 증폭기의 연속적 연결을 통해 전광 신호에 대한 암호화와 해독이 수행될 수 있음을 전산모사와 실험에 의한 결과를 통해 보여주었다.

• 한국광학회지
• /
• 제24권5호
• /
• pp.262-270
• /
• 2013

본 논문에서는 블록암호화의 CBC(Cipher Block Chaining) 방식을 광학적인 XOR 연산을 이용하여 새로운 변형된 CBC 암호화 및 복호화 시스템을 제안한다. 제안한 방법은 광학적 XOR 연산의 병렬 처리를 위해 이중 인코딩 방법과 자유 공간 연결 광논리 게이트 방법을 사용한다. 또한 제안된 XOR 연산 기반의 CBC 암호화 방식의 광학적 구성도를 공학적으로 실제 제작 구현 가능한 광 모듈 형태의 광 암호화/복호화 장치로 제안한다. 제안된 방법은 기존의 CBC 방식을 광학적으로 구현했기 때문에 기존의 전자적인 CBC 방식의 장점과 광학적인 고속성과 병렬 처리의 특성으로 인해 많은 정보를 빠른 속도로 암호화 및 복호화가 가능하다. 또한, 광 병렬 처리의 특성상 데이터가 2차원으로 배열되어 데이타 크기가 증가된 평문 데이터와 암호키를 사용함으로써 기존의 전자적 CBC 방식보다도 한층 더 암호 강도가 강력해진 암호화 시스템을 제공한다. 컴퓨터 시뮬레이션 결과는 제안한 기법이 CBC 모드의 암호화 및 복호화 과정에 효율적임을 보여준다. 한편 제안된 방식은 CBC 방식 외에 ECB(Electronic Code Book) 방식과 CFB(Cipher Feedback Block) 방식에도 적용할 수 있다.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.936-944
• /
• 2003

본 논문에서는 FPGA (Field Programmable Gate Array)에 사용될 수 있는 AND/XOR기반의 기술적인 매핑 기법이 제안되었다. FPGA에서는 프로그램 블록들의 숫자가 정해져 있기 때문에 적절한 수의 입력을 가진 블록으로 회로를 나눌 수 있으면 효과적인 구현이 가능하다. Davio Expansion에 기반한 제안된 기법은 Davio Expansion 자체가 AND/XOR의 성질을 가지고 있기 때문에 XOR를 많이 포함하고 있는 에러 검출/수정, 데이터 암호/해독, 산술 회로 등을 구현하기 매우 용이하다. 본 논문에서는 제안된 기법을 이용할 때 구현되는 면적뿐만 아니라 속도도 현저히 저하될 수 있음을 MCNC 벤치마크를 이용하여 증명하였다. 면적이 줄어듦을 보이기 위하여 CLB (Configurable Logic Block) 숫자와 총 게이트 숫자가 이용되었다. CLB 숫자는 67.6 % (속도로 최적화 된 결과)와 57.7 % (면적으로 최적화 된 결과) 만큼 감소되었고 총 게이트 숫자는 65.5 %만금 감소되었다. 속도관련 결과를 확인하기 위해 사용된 최대 Path Delay는 현재 사용되고 있는 방법들에 비해 56.7 %만큼 감소되었고 최대 Net Delay는 80.5% 만큼 감소되었다.

• Interdisciplinary Bio Central
• /
• 제3권3호
• /
• pp.10.1-10.8
• /
• 2011

Introduction: Hash functions are computer algorithms that protect information and secure transactions. In response to the NIST's "International Call for Hash Function", we developed a biological hash function using the computing capabilities of bacteria. We designed a DNA-based XOR logic gate that allows bacterial colonies arranged in a series on an agar plate to perform hash function calculations. Results and Discussion: In order to provide each colony with adequate time to process inputs and perform XOR logic, we designed and successfully demonstrated a system for time-delayed bacterial growth. Our system is based on the diffusion of ${\ss}$-lactamase, resulting in destruction of ampicillin. Our DNA-based XOR logic gate design is based on the op-position of two promoters. Our results showed that $P_{lux}$ and $P_{OmpC}$ functioned as expected individually, but $P_{lux}$ did not behave as expected in the XOR construct. Our data showed that, contrary to literature reports, the $P_{lux}$ promoter is bidirectional. In the absence of the 3OC6 inducer, the LuxR activator can bind to the $P_{lux}$ promoter and induce backwards transcription. Conclusion and Prospects: Our system of time delayed bacterial growth allows for the successive processing of a bacterial hash function, and is expected to have utility in other synthetic biology applications. While testing our DNA-based XOR logic gate, we uncovered a novel function of $P_{lux}$. In the absence of autoinducer 3OC6, LuxR binds to $P_{lux}$ and activates backwards transcription. This result advances basic research and has important implications for the widespread use of the $P_{lux}$ promoter.

• 전자공학회논문지B
• /
• 제29B권11호
• /
• pp.56-64
• /
• 1992

The sum-of-product type MVL (Multiple-valued logic) functions can be directly transformed into the exclusive-sum-of-literal-product(ESOLP) type MVL functions with a substitution of the OR operator with the exclusive-OR(XOR) operator. This paper presents an algorithm that can reduce the number of minterms for the purpose of minimizing the hardware size and the complexity of the circuit in the realization of ESOLP-type MVL functions. In Boolean algebra, the joinable true minterms can form the cube, and if some cubes form a cube-chain with adjacent cubes by the insertion of false cubes(or, false minterms), then the created cube-chain can become a large cube which includes previous cubes. As a result of the cube grouping, the number of minterms can be reduced artificially. Since ESOLP-type MVL functions take the MIN/XOR structure, a XOR circuit and a four-valued MIN/XOR dynamic-CMOS PLA circuit is designed for the realization of the minimized functions, and PSPICE simulation results have been also presented for the validation of the proposed algorithm.

• 한국광학회지
• /
• 제13권1호
• /
• pp.84-87
• /
• 2002

SOA (Semiconductor Optical Amplifier)의 inverter 원리를 응용하여 RZ 형식의 전광 XOR논리소자가 5 Gb/s 속도에서 처음으론 구현되었다. 먼저 Boolean AB와 Boolean AB가 실험적으로 구현되었으며 전광 XOR논리소자를 만들기 위해서 AB와 AB를 합하여 XOR의 Boolean 값인 AB+AB의 특성이 얻어졌다.