• 제목/요약/키워드: V-128

검색결과 314건 처리시간 0.028초

IALA Recommendation V-128을 통해 알아본 VTS 국제동향

  • 이재봉;이상길
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2013년도 추계학술대회
    • /
    • pp.222-224
    • /
    • 2013
  • 국제항로표지협회(IALA)의 VTS장비에 대한 운영 및 기술성능 요구사항에 관한 권고안 V-128에 대한 소개와 함께 향후 개정이 예상되는 주요 개정내용을 항목별로 검토한다. 그리고 이 개정내용이 향후 국내외 VTS시장에 어떠한 영향을 가져올지 유의미한 항목에 대한 예상해본다. 마지막으로 이와 같은 국제권고안 개정작업에 있어서 자국의 목소리를 높이기 위한 적극적인 참여를 촉구하였다.

  • PDF

nBn Based InAs/GaSb Type II Superlattice Detectors with an N-type Barrier Doping for the Infrared Detection

  • 김하술;이훈;황제환;이상준
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
    • /
    • pp.128.2-128.2
    • /
    • 2014
  • Long-wave infrared detectors using the type-II InAs/GaSb strained superlattice (T2SL) material system with the nBn structure were designed and fabricated. The band gap energy of the T2SL material was calculated as a function of the thickness of the InAs and GaSb layers by the Kronig-Penney model. Growth of the barrier material (Al0.2Ga0.8Sb) incorporated Te doping to reduce the dark current. The full width at half maximum (FWHM) of the 1st satellite superlattice peak from the X-ray diffraction was around 45 arc sec. The cutoff wavelength of the fabricated device was ${\sim}10.2{\mu}m$ (0.12eV) at 80 K while under an applied bias of -1.4V. The measured activation energy of the device was ~0.128 eV. The dark current density was shown to be $1.2{\times}10^{-5}A/cm^2$ at 80 K and with a bias -1.4 V. The responsivity was 1.9 A/W at $7.5{\mu}m$ at 80K and with a bias of -1.9V.

  • PDF

Electronic Structures, Magnetic, and Superconducting Properties of bcc Ni and V-doped Ni (Ni16-xVx)

  • Kim, Bong-Jae;Choi, Hong-Chul;Kim, Kyoo;Min, B.I.
    • Journal of Magnetics
    • /
    • 제13권4호
    • /
    • pp.128-131
    • /
    • 2008
  • We have investigated the electronic structures and magnetic properties of both undoped and doped bcc Ni using the full-potential linearized augmented plane wave (FLAPW) band method. A ferromagnetic ground state is obtained at the equilibrium volume of bcc Ni. When the system is under strain, the nonmagnetic ground state is stabilized. When the Ni is doped with V, the $Ni_{16-x}V_x$ material loses its magnetic properties when x > 2. We have also discussed the possible superconducting properties of $Ni_{16-x}V_x$.

터치스크린 컨트롤러용 저면적, 저전력, 고속 128Kb EEPROMIP 설계 (Design of a Small-Area, Low-Power, and High-Speed 128-KBit EEPROM IP for Touch-Screen Controllers)

  • 조규삼;김두휘;장지혜;이정환;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제13권12호
    • /
    • pp.2633-2640
    • /
    • 2009
  • 본 논문에서는 터치스크린 컨트롤러용 IC를 위한 저면적, 저전력, 고속 EEPROM 회로 설계기술을 제안하였다. 저면적 EEPROM 기술로는 SSTC (Side-wall Selective Transistor Cell) 셀을 제안하였고 EEPROM 코어회로에서 반복되는고전압 스위칭 회로를 최적화하였다. 저전력 기술은 디지털 Data Bus 감지 증폭기 회로를 제안하였다. 그리고 고속 EEPROM 기술로는 Distributed DB 방식이 적용되었으며, Dual Power Supply를 사용하여 EEPROM 셀과 고전압 스위칭 회로의 구동전압은 로직전압 VDD(=1.8V)보다 높은 전압인 VDDP(=3.3V)를 사용하였다. 설계된 128Kb EEPROMIP(Intellectual Property)의 레이아웃 면적은 $662.31{\mu}m{\times}1314.89{\mu}m$이다.

계수 초기화 방식의 128-Tap FIR필터 설계 (Design of a Coefficient-Loadable 128-Tap FIR Filter)

  • 이근택;이찬호;송인채
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 추계종합학술대회 논문집
    • /
    • pp.859-862
    • /
    • 1999
  • We designed a 128-tap FIR filter for a modem which complies with ITU-T V.32. We adopted pipeline technique and realized delay-taps with two ring-buffers. The multiplier in this filter carries out 2's complement fixed-point multiplication of 14bit $\times$ 16bit. The designed filter is expected to operate at 50MHz.

  • PDF

전하 공유 및 글리치 최소화를 위한 D-플립플롭 (A New Dynamic D-Flip-flop for Charge-Sharing and Glitch Reduction)

  • 양성현;민경철;조경록
    • 전자공학회논문지SC
    • /
    • 제39권4호
    • /
    • pp.43-53
    • /
    • 2002
  • 본 논문에서는 전하 공유와 글리치 문제를 최소화한 새로운 동적 D-플립플롭을 제안하고, 이를 이용하여 128/129 분주 프리스케일러(prescaler)를 설계한다. 전하 공유 문제와 글리치 문제를 최소화함으로써 회로 동작의 신뢰도를 향상시켰으며 스위칭 트랜지스터의 공유로 전류 path를 줄여 저전력 특성을 얻을 수 있다. 또한 제안된 동적 D-플립플롭은 안정된 edge-trigger 동작을 보장하도록 설계되었다. 제안된 플립플롭의 성능 평가를 위해 $0.6{\mu}m$ CMOS 공정을 이용하여 128/129 분주 프리스케일러를 구성하였다. 5V 공급전압에서 최대 1.97GHz의 주파수까지 동작함을 확인하였으며 이때의 전류 소모는 7.453mA였다.

깊이별 분리 합성곱을 위한 다중 스레드 오버랩 시스톨릭 어레이 (Multithreaded and Overlapped Systolic Array for Depthwise Separable Convolution)

  • 윤종호;이승규;강석형
    • 반도체공학회 논문지
    • /
    • 제2권1호
    • /
    • pp.1-8
    • /
    • 2024
  • 깊이별 분리 합성곱 (Depthwise Separable Convolution)을 처리할 때, processing element (PE)의 저활용성은 시스톨릭 어레이 (SA)의 한계점 중 하나이다. 본 연구에서는 깊이별 합성곱의 처리량을 극대화하기 위한 새로운 SA 아키텍처를 제안한다. 더불어, 제안된 SA 는 깊이별 합성곱 계산 중에 유휴 PE 에서 후속 점별 합성곱 (pointwise convolution)을 수행하여 활용도를 증가시킨다. 모든 깊이별 합성곱 연산 후에는 모든 PE 를 활용하여 나머지 점별 합성곱 연산의 속도를 향상시킨다. 결과적으로, 제안된 128×128 SA 는 MobileNetV3 연산 시, 기본 SA 및 RiSA 와 비교하여 속도가 4.05 배, 1.75 배 향상되고, 에너지 소비량을 각각 66.7 %, 25.4 % 감소한다.