• 한국항행학회논문지
• /
• 제14권1호
• /
• pp.87-92
• /
• 2010

항공 임베디드 시스템은 고신뢰성 설계가 매우 중요하다. 본 논문에서는 고신뢰성 항공 임베디드 시스템 연구를 위하여 Triple Modular Redundancy(TMR) 구조의 하드웨어를 설계하였다. TMR 구조의 하드웨어가 단일 프로세서 구조의 하드웨어보다 얼마나 신뢰성이 향상 되었는지를 연구하기 위하여, ARM 프로세서와 TMR ARM 프로세서의 축소된 형태의 시뮬레이션 모델을 개발하였고 각각의 신뢰성을 평가하는 연구를 수행하였다. 신뢰성 평가는 RTL을 이용한 시뮬레이션 기반 오류 주입 시뮬레이션 기법을 이용하였다. 주입된 오류별로 타겟 시스템의 상태변화를 분석하여, 오류 복구비율을 계산하였다. 실험결과 TMR ARM의 오류복구 능력은 ARM에 비해 최대 10배 이상 향상되었으며, 특히 permanent fault에서 더 강인함을 확인 하였다.

• 전기학회논문지
• /
• 제57권8호
• /
• pp.1440-1446
• /
• 2008

In this paper, a novel TMR (Triple Modular Redundancy) memory structure is proposed using state feedback control of asynchronous sequential machines. The main ability of the proposed structure is to correct the fault of SEU (Single Event Upset) asynchronously without resorting to the global synchronous clock. A state-feedback controller is combined with the TMR realized as a closed-loop asynchronous machine and corrective behavior is operated whenever an unauthorized state transition is observed so as to recover the failed state of the asynchronous machine to the original one. As a case study, an asynchronous machine modelling of TMR and the detailed procedure of controller construction are presented. A simulation results using VHDL shows the validity of the proposed scheme.

• 제어로봇시스템학회논문지
• /
• 제10권8호
• /
• pp.748-754
• /
• 2004

In this paper, we propose the Triple Modular Redundancy (TMR) control system equipped with a checkpoint strategy. In this system, faults in a single processor are masked and faults in two or more processors are detected at each checkpoint time. When faults are detected, the rollback recovery is activated to recover from faults. The conventional TMR control system cannot overcome faults in two or more processors. The proposed system can effectively cope with correlated and independent faults in two or more processors. We develop a reliability model for this TMR control system under correlated and independent transient faults, and derive the reliability equation. Then we investigate the number of checkpoints that maximizes the reliability.

• 한국전자통신학회논문지
• /
• 제18권3호
• /
• pp.527-534
• /
• 2023

삼중구조 시스템에서는 하나의 프로세서에서 고장이 발생해도 여유도 때문에 주어진 임무를 계속 수행할 수 있다. 본 연구에서는 삼중구조 시스템에 체크포인터 기법을 도입한 후 고장 탐지와 체크포인터를 분리하는 새로운 고장 극복 방법을 제안한다. 먼저 한 개 프로세서에서 고장이 발생하면 고장 탐지와 동시에 모든 프로세서의 상태를 동기화함으로써 고장을 복구한다. 또한 두 개 이상의 프로세서에서 동시에 고장이 발생하면 직전의 체크포인터로 회귀하여 태스크를 재실행함으로써 고장을 복구한다. 본 논문에서는 태스크가 데드라인 이내에서 성공적으로 수행될 확률을 최대화하는 고장 탐지 구간과 체크포인터 구간의 선정 방법을 제안한다. 제안된 방식을 탑재한 삼중구조 시스템을 마코프 체인으로 모델링하고 실시간 태스크의 성공적 수행 확률을 도출하는 모의실험을 수행하여 최적의 해를 구하는 과정을 제시한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1985년도 하계학술회의논문집
• /
• pp.231-233
• /
• 1985

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2012년도 제38회 춘계학술대회논문집
• /
• pp.468-471
• /
• 2012

본 논문은 우주발사체에 사용되는 추진기관의 성능평가를 수행하기 위한 지상연소시험설비의 이중화 또는 삼중화 제어시스템의 구축 방안을 다루고 있다. 이중화된 제어시스템의 경우 수동제어 콘솔을 설치하여 삼중화 제어시스템을 모사할 수 있었고, 운용자들의 무분별한 조작을 통제하기 위한 제어실 내 제어 콘솔의 배치 안을 제시하였다.

• 한국신뢰성학회지:신뢰성응용연구
• /
• 제1권1호
• /
• pp.9-15
• /
• 2001

This paper modelled the fail-safe control logic through the frequency coding input and designed the 3-out of-6 self checker using the error detect coding method of information redundancy. In addition, this paper also peformed the reliability parallel numeric analysis regarding single module between fail-safe. control logic module and TMR(Triple Modular Redundancy), therefore, we achieved the result that the fail-safe control logic increases a functional reliability because of decreasing system waste cost and functional overhead rather than the existing hardware redundancy method.

• 한국항공우주학회지
• /
• 제39권12호
• /
• pp.1174-1180
• /
• 2011

Field Programmble Gate Array(FPGA)는 설계 시간 단축, 재구성 가능성 등의 이유로 우주용 시스템에 사용이 늘고 있다. 그러나, Static Random Access Memory (SRAM) 구조를 가지는 FPGA의 경우 우주 방사능 환경으로 인해 발생하는 single event upset (SEU)로 인한 영향에 더 취약한 단점을 가지고 있다. 과학기술위성 3호 온보드 컴퓨터에서는 SEU로 발생되는 영향을 감소시키기 위하여 triple modular redundancy (TMR)과 Scrubbing scheme (기법)을 사용하고 있다. 실제 방사선 조사 실험 결과, TMR과 Scrubbing 기법을 통하여 문턱 에너지 값이 10.6 MeV에서 20.3 MeV로 개선됨을 확인하였으며, 과학기술위성 3호 위성 궤도 환경을 시뮬레이션 한 결과와 실험 결과를 이용하여 1.23 bit-flips/day의 에러율을 얻었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.6-8
• /
• 2000

결함허용 시스템은 다양한 형태의 중복을 사용하여 신뢰도를 향상시킬 수 있는 반면, 시스템의 비용을 크게 증가시킨다. 본 논문은 만족스러운 신뢰도를 갖추면서 추가 비용을 적게 요구하는 결함허용 컴퓨터 시스템의 구조를 결정하기 위한 설계 문제를 정의하고 탐색에 기반을 둔 해결법을 제안한다. 이 때, 탐색 기법이 방문하는 탐색 공간의 크기를 줄이기 위하여 사용되는 세 가지의 유용한 사실을 설명한다. 이를 바탕으로 삼중 모듈 중복(TMR: Triple-Modular-Redundancy), 백업 예비(backup sparing), 그리고 혼합 중복(hybride redundancy) 기법과 같은 결함허용 기법들이 시스템 구조에 적용되었을 때, 탐색 공간을 줄이는 용도로 사용될 수 있는 신뢰도 제약조건을 유도해낸다.

• 한국신뢰성학회:학술대회논문집
• /
• 한국신뢰성학회 2000년도 춘계학술대회 발표논문집
• /
• pp.247-253
• /
• 2000

본 논문은 정보 여분(Information Redundancy)에서의 에러 검출 코딩(Error Detect Coding) 기법을 이용하여 3-out-of-6 자체 검사기를 설계하고, 주기적인 코드(Frequency Coding) 주입을 통해 고장-안전 제어 논리를 모델링 했다. 고장-안전 제어 논리 모듈과 TMR(Triple Modular Redundancy)의 단일 모듈간에 대해서 신뢰성 병렬 수치 해석을 수행하였고, 이때 고장-안전 제어 논리가 기존의 하드웨어 여분 기법보다 시스템 소모비용과 기능적 오버헤드가 감소되어 기능신뢰성이 증가되는 결과를 얻었다.