• 전자공학회논문지A
• /
• 제30A권7호
• /
• pp.47-59
• /
• 1993

16M DRAM 용 Al/Si contact 의 열적안정성을 개선하기 위하여 "stuffed" TiN/Ti diffusion barrier를 사용하였다. Diffusion barrier 로서의 특성을 개선하기 위한 Al 증착전 TiN/Ti barrier metal의 열처리 과정중 barrier metal의 두께, 열처리온도, 분위기 등을 변화시켰다. 질소분위기하에서 450도에서 TiN(900A)/Ti(300A) 박막을 열처리 하여 "stuffed" barrier metal을 형성 시켰을 경우 Al 원자의 TiN층으로의 확산의 600도에서 후속열처리한 경우 일어났으나, 700도까지도 Al-spike를 관찰할 수 없었다. 그러나 "stuffed" barrier metal을 550도에서 형성한 경우에는 600도의 후속열처리온도에서 Al이 Si 기판으로 침투했음을 관찰하였다. 박막의 두께를 얇게한 경우, 600도의 후속 열처리에서 Al-spike가 형성되었음을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 춘계학술대회 논문집 반도체재료
• /
• pp.54-56
• /
• 2001

The $SiH_4$ soak step is widely used during the CVD Tungsten(W) plug deposition process on the Ti/TiN barrier metal to prevent the $WF_6$ attack to the underlayer metal. We tried to reduce or skip the time of $SiH_4$ soak process to optimize W-plug deposition process on Via. The electrical characteristics including Via resistance and the structure of W film are affected according to $SiH_4$ soak time. The elimination possibility of $SiH_4$ soak process was confirmed in the case of that the CVD W film grows on the stable Ti/TiN underlayer.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.179-180
• /
• 2007

반도체의 최소 회로 선폭이 감소함에 따라 Contact 저항이 크게 증가하게 된다. Contact 저항을 낮추기 위하여 Tungsten Metal Contact을 일반적으로 사용하며, Si 기판과의 Ohmic 접촉 및 WF6의 Fluorine과 Si 반응을 억제하기 위한 Barrier Metal로 Ti/TiN 이중막을 사용한다. 본 논문에서는 90nm급 이하 제품의 CVD Ti/TiN Barrier Metal이 유발하는 불량 현상과 원인 규명에 대하여 연구하였으며, Ohmic Contact형성을 위해 TiSix형성 최적화 방안에 대해 정리하였다.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권1호
• /
• pp.56-63
• /
• 1995

MESFETs of the Ti/Au and Ti/Pd/Au gate were fabricated on n-type GaAs. Interdiffusion at Schottky interfaces, Schottky contact properties, and MESFET characteristics with heat treatment were investigated. Ti of Ti/Au contact and Pd of Ti/Pd/Au contact acted as a barrier metal against interdiffusion of Au at >$220^{\circ}C$. Pd of Ti/Pd/Au contact acted as a barrier metal even at >$360^{\circ}C$, however, Ti of Ti/Au contact promoted interdiffusion of Au instead of role of barrier metal. As the heat treatment temperature increases, in the case of both contact, saturated drain current and pinch off voltage decreased, open channel resistance increased, and degree of parameter variation in Ti/Au gate was higher than in Ti/Pd/Au gate at >$360^{\circ}C$ Schottky barrier height of Ti/Au and Ti/Pd/Au contacts was 0.69eV and 0.68eV in the as-deposited state, respectively, and Fermi level was pinned in the vicinity of 1/2Eg. As the heat treatment temperature increases, barrier height of Ti/Pd/Au contact increased, however, decreased at >$360^{\circ}C$ in the case of Ti/Au contact. Ideality factor of Ti/Au contact was nearly constant regardless of heat treatment, however, increased at >$360^{\circ}C$ in the case of Ti/Au contact. From the results above, Ti/Pd/Au was stable gate metal than Ti/Au.

• 전자공학회논문지A
• /
• 제31A권5호
• /
• pp.94-100
• /
• 1994

The junction failure mechanism of W plugs has not been fully understood while the selective W deposition has been widely used for plugging interconnection lines. In this paper, the thermal stability and junction failure mechanism of sub-micron contacts using selective CVD-W plugs were intensively studied with the metal lines of AISiCu, Ti/AISiCu and TiN/AISiCu. The experimental results showed that the contact chain resistance and leakage current in the AISiCu and Ti/AISiCu metallizations were significantly degraded after annealing. From the SEM analysis, it was found that the junction spiking, due to the Al atoms diffusion along the porous interface between selective CVD-W and contactside wall, caused the junction failure. In constast, there was no degradation of the contact resistance and junction leakage current in TiN/AISiCu metal structu-re. It is believed that the TiN barrier layer could prevent AI(Ti) atoms Fromdiffusing. Therefore, TiN barrier between W plug and Al should be used to impro-ve the thermal stability of sub-micron contacts using the selective CVD-W plugs.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1997년도 한국재료학회 추계학술발표회
• /
• pp.147-147
• /
• 1997

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제16회 학술발표회 논문개요집
• /
• pp.105-105
• /
• 1999

• 한국재료학회지
• /
• 제10권1호
• /
• pp.90-96
• /
• 2000

Underlayer의 종류 및 두께가 Al 박막의 배향성 및 면저항 변화에 미치는 영향을 연구하였다. Al의 underlayer로서 sputtering 방식으로 증착되는 Ti와 TiN이 적층된 구조인 Ti/TiN이 사용되었으며, 각각에 대해 두께를 변화시키면서 Al 박막의 배향성, 면저항을 조사하였고, $400^{\circ}C,\;N_2$ 분위기에서 열처리하면서 면저항의 변화를 조사하였다. Ti만을 Al의 underlayer로 사용한 경우, Ti두께가 10nm 이상이면 우수한 Al <111> 배향성을 나타냈으며 Al-Ti 반응 때문에 열처리 후 Al 배선의 면저항이 크게 상승하였다. Ti와 Al사이에 TiN을 적용함에 의해 Al <111> 배향성은 나빠지나 Al-Ti 반응에 의한 면저항의 증가는 억제할 수 있었다. Ti/TiN underlayer의 경우, 우수한 Al <111> 배향성을 확보하기 위한 Ti의 최소두께는 20nm이었고, Al-Ti 반응을 억제하기 위한 TiN의 최소두께는 20nm이었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권1호
• /
• pp.1-12
• /
• 2003

This paper describes a study on the abnormal behavior of the electrical characteristics of the (n)GaAs/Ti/Pt/Au Schottky contacts prepared by the two techniques of electron beam deposition and rf sputtering and after an annealing treatment. The samples were characterized by I-V and C-V measurements carried out over the temperature range of 150 - 350 K both in the as prepared state and after a 300 C, 30 min. anneal step. The variation of ideality factor with forward bias, the variation of ideality factor and barrier height with temperature and the difference between the capacitance barrier and current barrier show the presence of a thin interfacial oxide layer along with barrier height inhomogenieties at the metal/semiconductor interface. This barrier height inhomogeneity model also explains the lower barrier height for the sputtered samples to be due to the presence of low barrier height patches produced because of high plasma energy. After the annealing step the contacts prepared by electron beam have the highest typical current barrier height of 0.85 eV and capacitance barrier height of 0.86 eV whereas those prepared by sputtering (at the highest power studied) have the lowest typical current barrier height of 0.67 eV and capacitance barrier height of 0.78 eV.

• 한국진공학회지
• /
• 제9권2호
• /
• pp.162-166
• /
• 2000

플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 양질의 $Si_3N_4$ 금속-유전막-금속(Metal-Insulator-Metal, MIM) 커패시터를 구현하였다. 유전체인 $Si_3N_4$와 전극인 Al의 계면반응을 억제시키기 위해 티타늄 나이트라이드(TiN)를 확산 장벽으로 사용한 결과 MIM 커패시터의 전극과 유전체 사이의 계면에서는 어떠한 hillock이나 석출물도 관찰되지 않았다. 커패시턴스와 전류전압 특성분석으로부터 양질의 MIM 커패시터 특성을 보이는 $Si_3N_4$의 최소 두께는 500 $\AA$이며, 그 두께 미만에서는 대부분의 커패시터가 전기적으로 단락되어 웨이퍼 수율이 낮아진다는 사실을 알 수 있었다. 투과전자현미경(transmission Electron Microscope, TEM)을 이용한 단면 미세구조 관찰을 통해 $Si_3N_4$층의 두께가 500 $\AA$ 미만인 커패시터의 경우에 TiN과 $Si_3N_4$의 계면에서 형성되는 슬릿형 공동(slit-like void)01 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 열 유기 잔류 응력(thermally-induced residual stress) 계산에 기초하여 공동의 형성 기구를 규명하였다.