• Journal of information and communication convergence engineering
• /
• 제5권3호
• /
• pp.285-288
• /
• 2007

PDP(Plasma Display Panel) driving circuit requires switching devices and capacitors to stand up high voltages over 150volts. Thereby the power consumption and the cost of a PDP driving circuit increase. In this paper, a PDP driving circuit is proposed that can be operated with a lower supply voltage than the supply voltage of conventional driving circuit. The operation of the proposed driving circuit is verified by the computer simulation and experiments. PSPICE simulation and experiments results show that the output signal can drive PDP cells when the supply voltage is higher than 40volts.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.140-142
• /
• 2005

SMPS의 손실에는 switching loss, conduction loss, core loss가 있다. 최근 SMPS에서는 switching loss를 줄여 효율을 높이고자 반도체 스위치 2개를 사용하는 공진형 구조가 증가하고 있다하지만 공진형 구조는 반도체 스위치에서 소비되는 conduction loss로 의해 기존의 컨버터에 비해 무부하시 전력 소모가 크다. 그러나 최근 시장은 무부하시 소비되는 대기전력의 규제가 이슈가 되고 있다. 본 논문에서는 active clamped flyback converter에서 무부하시 반도체 스위치의 conduction loss의 감소를 위해 Clamp 회로의 보조 스위치는 동작시키지 않고, flyback converter로만 동작하도록 설계하여 무부하시에는 기존의 flyback converter의 동작과 같이 도통 손실이 급속히 줄도록 하였다. 또한 스위칭 손실을 줄이기 위해 주 스위치의 동작 주파수를 감소시켜 SMPS의 무부하시의 소모를 감소시켰다. 70W급 SMPS의 제작과 실험을 통해 위의 방법을 증명하고자 한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.128-130
• /
• 2005

본 논문은 ZVS asymmetrical half-bridge converter 에서 무부하시 전력소모 분석과 감소 방안에 대한 연구이다. Asymmetrical half-bridge converter는 영전압 스위칭을 통해 효율 증가가 가능하고, 낮은 EMI 발생의 장점으로 인해 최근 많이 사용되고 있다. 그러나 최근 이슈가 되고 있는 대기전력 소모의 관점에서는 기존의 hard switching converter에 비해 오히려 손실이 증가한다. 이는 공진형 컨버터의 무부하시 동작이 기생전류에 의한 도통손실이 크기 때문이다. 따라서 본 논문에서는 이를 개선 할 수 있는 방법을 제시하고 70W급의 실험용 SMPS의 제작을 통해 제안된 방법의 타당성을 검증한다.

• Journal of Power Electronics
• /
• 제8권2호
• /
• pp.163-170
• /
• 2008

A BIPV(Building Integrated PV) system is united by a constituent outer covering and can expect dual effects that reduce expenses for the establishment of a PV system. It is a profitable technology because it does not need a building as it is a stand alone PV system. In this paper, output characteristics analysis of PCS and web-based monitoring of 10kW BIPV, were stimulated and examined for validity. The BIPV system proposed in this paper was established in at BIC (Biotechnology Industrialization Center) of Dongshin University, which was composed with PCS and Web-monitoring system.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

• Advances in Energy Research
• /
• 제7권1호
• /
• pp.67-84
• /
• 2020

Given the recent surge of interest towards utilization of renewable distributed energy resources (DER), in particular in remote areas, this paper aims at designing an optimal hybrid system in order to supply loads of a village located in Esfarayen, North Khorasan, Iran. This paper illustrates the optimal design procedure of a standalone hybrid system which consists of Wind Turbine Generator (WTG), Photo Voltaic (PV), Diesel-generator, and Battery denoting as the Energy Storage System (ESS). The WTGs and PVs are considered as the main producers since the site's ambient conditions are suitable for such producers. Moreover, batteries are employed to smooth out the variable outputs of these renewable resources. To this end, whenever the available power generation is higher than the demanded amount, the excess energy will be stored in ESS to be injected into the system in the time of insufficient power generation. Since the standalone system is assumed to have no connection to the upstream network, it must be able to supply the loads without any load curtailment. In this regard, a Diesel-Generator can also be integrated to achieve zero loss of load. The optimal hybrid system design problem is a discrete optimization problem that is solved, here, by means of a recently-introduced meta-heuristic optimization algorithm known as Lightning Attachment Procedure Optimization (LAPO). The results are compared to those of some other methods and discussed in detail. The results also show that the total cost of the designed stand-alone system in 25 years is around 92M€ which is much less than the grid-connected system with the total cost of 205M€. In summary, the obtained simulation results demonstrate the effectiveness of the utilized optimization algorithm in finding the best results, and the designed hybrid system in serving the remote loads.

• Journal of Power Electronics
• /
• 제15권5호
• /
• pp.1305-1317
• /
• 2015

Distributed generation systems (DGSs) have been getting more and more attention in terms of renewable energy use and new generation technologies in the past decades. The self-excited induction generator (SEIG) occupies an important role in the area of energy conversion due to its low cost, robustness and simple control. Unlike synchronous generators, the SEIG has to absorb capacitive reactive power from the outer device aiming to stabilize the terminal voltage at load changes. This paper presents a novel static VAR compensator (SVC) called a magnetic energy recovery switch (MERS) to serve as a voltage controller in SEIG powered DGSs. In addition, many small scale SEIGs, instead of a single large one, are applied and devoted to promote the generation efficiency. To begin with, an expandable mathematic model based on a d-q equivalent circuit is created for parallel SEIGs. The control method of the MERS is further improved with the objective of broadening its operating range and restraining current harmonics by parameter optimization. A hybrid control strategy is developed by taking both of the stand-alone and grid-connected modes into consideration. Then simulation and experiments are carried out in the case of single and double SEIG(s) generation. Finally, the measurement results verify that the proposed DGS with SVC-MERS achieves a better stability and higher feasibility. The major advantages of the mentioned variable reactive power supplier, when compared to the STATCOM, include the adoption of a small DC capacitor, line frequency switching, simple control and less loss.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.568-576
• /
• 2017

This paper presents a clock and data recovery circuit with an adaptive loop bandwidth calibration scheme and the idle power saved frequency acquisition. The loop bandwidth calibration adaptively controls injection currents of the main loop with a trimmable bandgap reference circuit and trains the VCO to operate in the linear frequency control range. For stand-by power reduction of the phase detector, a clock gating circuit blocks 8-phase clock signals from the VCO and cuts off the current paths of current mode D-flip flops and latches during the frequency acquisition. 77.96% reduction has been accomplished in idle power consumption of the phase detector. In the jitter experiment, the proposed scheme reduces the jitter tolerance variation from 0.45-UI to 0.2-UI at 1-MHz as compared with the conventional circuit.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권2호
• /
• pp.85-90
• /
• 2009

This paper presents a single supply PLC SoC ASIC with a built-in analog Front-end circuit. To achieve the low power consumption along with low cost, this PLC SoC employs fully CMOS Analog Front End (AFE) and several LDO regulators (LDOs) to provide the internal power for Logic Core, DAC and Input/output Pad driver. The receiver part of the AFE consists of Pre-amplifier, Gain Amplifier and 1 bit Comparator. The transmitter part of the AFE consists of 10 bit Digital Analog Converter and Line Driver. This SoC is implemented with 0.18 ${\mu}m$ 1 Poly 5 Metal CMOS Process. The single supply voltage is 3.3 V and the internal powers are provided using LDOs. The total power consumption is below 30 mA at stand-by mode to meet the Eco-Design requirement. The die size is 3.2 $\times$ 2.8 $mm^{2}$.

• Journal of Advanced Marine Engineering and Technology
• /
• 제34권6호
• /
• pp.906-913
• /
• 2010

최근 해양 시설물용 복합 발전 시스템 개발에 관한 많은 연구가 수행되고 있다. 일반적으로 해양시설물에 사용되는 독립형 전력 공급 시스템은 날씨에 상당히 많은 영향을 받게 된다. 이러한 전력 공급시스템의 효율성을 높이기 위하여 다양한 스위칭 알고리즘을 이용한 충전 기법이 연구되고 있다. 본 논문에서는 다중 레벨 방식을 적용한 전력 시스템의 충전 방식을 제안하고 실험을 통하여 결과를 제시하였다. 다중 레벨 방식의 충전기법을 시뮬레이션한 장치의 실험 결과와 기존에 사용 중인 전력 공급 시스템의 실험 결과를 비교하여 나타내었다. 그 결과, 다중 레벨 방식의 충전기법을 이용하는 경우에 기상 조건에 따라 충전 전력은 5~11%, 충전 가능 시간은 7~47% 정도 향상되었음을 확인하였다.