• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 A
• /
• pp.230-231
• /
• 2006

In this paper, the RCF(Resistive Companion Form) analysis method is used to analyze small signal stability of power systems including GTO controlled FACTS equipment such as SSSC. To apply the RCF analysis method in power system small signal stability problems, state transition equations of power system equipments and power systems with SSSC are presented. In eigenvalue analysis of power systems by the RCF analysis method, SSSC is modelled into the equivalents voltage source model and PWM switching circuit model. As a result of simulation, the RCF method is very powerful to calculate the oscillation modes exactly after the switching operations, and useful to analyze the small signal stability of power systems with periodic switching device such as SSSC.

• 한국산업정보학회논문지
• /
• 제6권3호
• /
• pp.123-127
• /
• 2001

CMOS 트랜지스터의 등가회로모델 파라미터 $C_{gs}$ 의 예측방법이 CMOS 트랜지스의 반전층내의 유동전하량 계산과 전하유도 특성에 의해 제안되었다. 이 $C_{gs}$ 파라미터는 MOS 트랜지스터의 RF대역의 차단주파수를 결정하고 또한 입력과 출력을 커플링 시키는 중요한 파라미터이다. 이 제안된 방법은 등가회로 모델에서 파라미터 값을 예측하고 파라미터 값을 추출하는 소프트웨어 개발에 기여할 것이다.

• 전력전자학회논문지
• /
• 제19권5호
• /
• pp.422-430
• /
• 2014

This study proposes a small-signal model and control design for a two-stage DC-DC-AC converter to investigate its dynamic characteristics in relation to battery energy storage system. When the circuit analysis of the two-stage DC-DC-AC converter is attempted simultaneously, the mathematical procedure of deriving the dynamic equation is complex and difficult. The main idea of modeling the two-stage DC-DC-AC converter states that this topology is separated into a bidirectional DC-DC converter and a single-phase inverter with an equivalent current source corresponding to that of the inverter or converter. The dynamic equations for the separated converter and inverter are then derived using the state-space averaging technique. The procedures of building the small-signal model of the two-stage DC-DC-AC converter are described in detail. Based on the derived small-signal model, the individual controllers are designed through a frequency-domain analysis. The simulation and experimental results verify the validity of the proposed modeling approach and controller design.

• 전력전자학회논문지
• /
• 제10권3호
• /
• pp.219-225
• /
• 2005

본 논문에서는 평균전류모드제어를 이용하는 컨버터의 전류응답을 예측할 수 있는 새로운 이산시간 소신호 모델을 구한다. 평균전류모드제어는 최대전류모드제어와 달리 전류제어를 위해 복잡한 보상기 회로를 사용하므로 컨버터의 동작 특성 해석이 어렵다. 평균전류모드제어를 사용하는 컨버터의 소신호 전류응답을 예측하기 위해 샘플러모델을 제안하고, 이 모델로부터 새로운 이산시간 소신호 모델을 구한다. 제안된 방식은 기존 방식과 달리 복잡한 형태의 보상기를 사용하는 컨버터에도 적용 가능하다. 제안한 새로운 이산시간 소신호 모델을 이용한 예측 결과를 스위칭 모델 시뮬레이션 프로그램인 PSIM을 이용한 시뮬레이션 결과 및 실험결과와 비교하여 제안한 새로운 이산시간 소신호 모델의 우수성을 보인다.

• Journal of Information Display
• /
• 제9권2호
• /
• pp.9-13
• /
• 2008

A novel push-pull voltage converter structure, using a switched capacitor type voltage doubler, is proposed. The circuit is constructed with a two-stage push-pull voltage doubler that has a stable operation with small output ripple. The two-stage voltage doubler creates the output voltage 4Vdd. The high clock signal is cross-coupled to the input of the second stage with the opposite phase to reduce two switching transistors and capacitors. Simulation results verify that even with a reduced number of transistor and capacitor, there is no circuit performance loss. Adding one capacitor and two switching transistors the circuit can be changed to eight times of Vdd maker.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.133-138
• /
• 2017

본 논문은 RC 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프의 구조를 제안하였다. RC 시정수 회로에서는 루프 필터 전압이 작은 시정수와 큰 시정수 값을 가지는 회로를 통과하여 비교기로 전달된다. 작은 시정수 값을 가지는 회로를 지나는 신호는 거의 루프 필터 출력 전압과 같은 값을 가진다. 큰 시정수 값을 가지는 회로를 지나는 신호는 루프 필터 출력전압의 평균값을 가지며, 비교기회로에서 기준 신호 역할을 한다. 비교기의 출력 신호는 루프 필터에 전류를 공급하는 보조 전하펌프를 제어한다. 루프 필터 출력 전압이 상승하면 보조 전하펌프는 루프 필터에서 전류를 방전시켜 루프 필터 출력 전압이 하강하게 하고, 또는 루프 필터 출력 전압이 하강하면 보조 전하펌프는 루프 필터에서 전류를 충전시켜 루프 필터 출력 전압이 상승하게 한다. 이런 부궤환 루프는 필터 출력 전압 변동 폭을 줄여서 지터 크기를 감소시켜준다.

• ETRI Journal
• /
• 제35권3호
• /
• pp.546-549
• /
• 2013

A Ka-band 6-W high power microwave monolithic integrated circuit amplifier for use in a very small aperture terminal system requiring high linearity is designed and fabricated using commercial 0.15-${\mu}m$ GaAs pHEMT technology. This three-stage amplifier, with a chip size of 22.1 $mm^2$ can achieve a saturated output power of 6 W with a 21% power-added efficiency and 15-dB small signal gain over a frequency range of 28.5 GHz to 30.5 GHz. To obtain high linearity, the amplifier employs a class-A bias and demonstrates an output third-order intercept point of greater than 43.5 dBm over the above-mentioned frequency range.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.426-429
• /
• 1988

A simple design method of a single balanced MMIC mixer is described. It uses small signal S11 and capacitive load for the input matching circuit and the output loading circuit, respectively. It is found that the conversion gain of the FET mixer is independent of FET gate width. The fabricated mixer has 2.5 dB conversion gain at 9 GHz with 50 ohm IF load and 2 dBm local oscillator power.

• 한국통신학회논문지
• /
• 제23권8호
• /
• pp.2064-2071
• /
• 1998

휴대용 기기에서 자체 발진하여 클럭원으로 사용되는 TCXO의 출력과 같은 작은 진폭(400mV)의 정현파 입력을 내부 논리회로의 클럭원으로 사용하기 위한 파형정형 및 50%의 듀티 비(duty ratio)의 출력을 가지는 새로운 디지털 클럭레벨 변환기를 설계, 개발 하였다. 정, 부 두 개의 비교기, RS 래치, 차아지 펌프, 기준 전압 발생기로 구성된 새로운 신호 변환회로는 출력파형의 펄스 폭을 감지하고, 이 결과를 궤환루프로 구성하여 입력 비교기 기준 전압단자로 궤환시킴으로서 다지털 신호레벨의 정확한 50%의 듀티 비를 가진 출력을 생성할 수 있다. 개발한 레벨변환기는 ADC등의 샘플링 클럭원, PLL 또는 신호 합성기의 클럭원으로 사용할 수가 있다. 설계는 $0.8\mu\textrm{m}$ double metal double poly analog CMOS 공정을 사용하고, BSIM3 model을 사용하였으며, 실험결과 370mV의 정현파 입력율 50 + 3%의 듀티 비를 가진 안정된 논리레벨 출력 동작특성을 얻을 수 있었다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제13권1호
• /
• pp.57-68
• /
• 1989

This paper treats the analytical and experimental studies on the improvement of commutating circuit for the speed control of DC motor. A simple circuit composed of R, L and C elements is proposed here for switching off power SCR carrying the load current. The real important in this chopper circuit is to determine the reasonable values of commutating circuit constants. In this paper, the reasonable values of the commutating circuit constants are basically determined on a view point of commutating performances in the given circuit model and must satisfy the following conditions. The first, the peak commutating current should be larger than the anticipated maximum load current. The second, the circuit turn-off time (tc) must be longer than the SCR turn-off time (tq). The third, the resistor should be enough large to permit the current to be neglected in the analysis of the commutation circuit, as well as be enough small to permit to charge the capacity voltage (Ec) to the half the value of source voltage (E) before the next communication cycle is initiated. The last, the period of chopping signal must be the least possible multiple of the damping vibration period of commutating circuit. The improved chopper circuit used in the experiment under unloaded condition was composed to meet the reasonable conditions mentioned above, and a successful commuting performance was achieved without failure. Several types of microprocessor having a different value of CPU speed individually have been applied to the experiment under the loaded conditions. Also it shows that the faster the speed of CPU is, the more stable the commutation turns out.