• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.303-307
• /
• 2006

본 논문에서는 게이트길이가 $0.9{\mu}m,\;0.1{\mu}m$를 갖는 p형 SiGe MOSFET에 대한 전기적 특성들을 TCAD 시뮬레이터를 이용하여 연구하였다. 또한 온도 300K와 77K일 때 2개의 캐리어 전송모델(하이드로 다이나믹 모델과 드리프트-확산 모델)을 사용하여 전기적 특성들을 비교 분석하였다. 본 논문에서는 드리프트-확산 모델보다는 하이드로 다이나믹 모델을 사용하였을 때 드레인 전류가 더 많이 흐름을 알 수 있었다. 게이트 길이가 $0.9{\mu}m$일 때 문턱 전압은 온도가 300K, 77K에서 각각 -0.97V와 -1.15V의 값을 가짐을 알수 있었다. 또한 게이트 길이가 $0.1{\mu}m$일 때 문턱전압들은 게이트길이가 $0.9{\mu}m$일 때의 값과 거의 같음을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.881-883
• /
• 2005

게이트의 길이가 100nm 이하인 경우에는 절연막의 두께도 1.5nm 이하로 스케일링되며, 도핑농도도 증가하게 되기 때문에 소자의 문턱전압 변화, 게이트 절연막의 터널링에 의한 허용치 이상의 누설전류의 발생 등 여러 가지 문제점이 발생될 수 있다. SiO$_2$ 유전체는 1.5nm 두께 이하에서 터널링 전류가 1A/cm$^2$ 이상이 될 것으로 예상되므로, 게이트 절연막으로 사용될 수 없다. 본 연구에서는 이러한 터널링에 의한 누설전류의 영향을 줄이기 위하여 더블게이트 MOSFET(DGMOSFET)를 고안하였다. SiO$_2$ 유전체의 두께가 1nm이하에서도 이러한 누설전류의 영향을 줄일 수 있게 되었다. 그러나 나노 크기의 소자를 개발하기 위해서는 유전율이 매우 큰 게이트 절연체가 개발되어야 한다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.728-735
• /
• 2022

이번 연구에서 우리는 낮은 온 저항을 위해 p-well 영역 아래에 도입된 전류 확산층을 변화시켜 고전압 4H-SiC 전력 Diffused MOSFET(DMOSFET)에 대해 연구했다. Current Spreading Layer(CSL)의 두께(T_CSL)를 0~0.9 um, CSL의 도핑 농도(N_CSL)를 1~5×10¹⁶ cm^-3으로 변화시키면서 소자의 전기적 특성을 분석하였다. TCAD 2D-simulation을 통해 최적화되었으며 CSL이 온 저항을 낮추는 것뿐만 아니라 항복전압도 낮춤으로써 CSL의 최적화의 중요성을 확인하였다. 최적화된 구조는 59.61 mΩ·cm²의 온저항, 5 kV의 항복전압, 0.43 GW/cm²의 Baliga's Figure of Merit(BFOM)을 보여주었다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.447-455
• /
• 2014

본 연구에서는 4H-SiC MOSFET의 주요 문제점인 $SiC/SiO_2$ 계면의 특성을 향상시키기 위해 PECVD (plasma enhanced chemical vapor deposition) 공정을 이용하여 n-based 4H-SiC MOS Capacitor를 제작하였다. 건식 산화 공정의 낮은 성장속도, 높은 계면포획 밀도와 $SiO_2$의 낮은 항복전계 등의 문제를 극복하기 위하여 PECVD와 NO어닐링 공정을 사용하여 MOS Capacitor를 제작하였다. 제작이 끝난 후, MOS Capacitor의 계면특성을 hi-lo C-V 측정, I-V 측정 및 SIMS를 이용해 측정하고 평가하였다. 계면의 특성을 건식 산화의 경우와 비교한 결과 20% 감소한 평탄대 전압 변화, 25% 감소한 $SiO_2$ 유효 전하 밀도, 8MV/cm의 증가한 $SiO_2$ 항복전계 및 1.57eV의 유효 에너지 장벽 높이, 전도대 아래로 0.375~0.495eV만큼 떨어져 있는 에너지 영역에서 69.05% 감소한 계면 포획 농도를 확인함으로써 향상된 계면 및 산화막 특성을 얻을 수 있었다.

• 전력전자학회지
• /
• 제23권3호
• /
• pp.66-71
• /
• 2018

• 전기의세계
• /
• 제59권2호
• /
• pp.18-23
• /
• 2010

• 전력전자학회지
• /
• 제25권3호
• /
• pp.50-57
• /
• 2020

• 전력전자학회지
• /
• 제26권3호
• /
• pp.28-32
• /
• 2021

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.916-921
• /
• 2018

본 논문에서는 고전압, 고전류 동작을 위한 전력 MOSFET 소자에 대한 전기적 특성을 시뮬레이션을 통해 분석하였다. 소자의 정적 특성을 향상시키기 위해 기존의 Si대신 4H-SiC를 이용했다. 4H-SiC는 넓은 에너지 밴드 갭에 의한 높은 한계전계를 갖기 때문에 고전압, 고전류 동작에서 Si보다 유리한 특성을 갖는다. 4H-SiC를 사용한 기존 VDMOSFET 구조는 p-base 영역 모서리에 전계가 집중되는 현상으로 인해 항복 전압이 제한된다. 따라서 본 논문에서는 p-base 영역의 모서리에 곡률을 주어 전계의 집중을 완화시켜 항복 전압을 높이고, 정적 특성을 개선한 곡률 VDMOSFET 구조를 제안하였다. TCAD 시뮬레이션을 통해 기존 VDMOSFET과 곡률 VDMOSFET의 정적 특성을 비교, 분석 하였다. 곡률 VDMOSFET은 기존 구조에 비해 온저항의 증가 없이 68.6% 향상 된 항복 전압을 갖는다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.13-19
• /
• 2010

중수소 결합이 존재하는 게이트 산화막을 갖는 MOSFET는 일반 MOSFET에 비해 신뢰성이 개선된다고 알려져 있다. 본 연구에서는 MOS 소자의 게이트 산화막내에 중수소를 분포시키기 위해 새로운 중수소 이온 주입법을 제안하였다. MOS 소자를 구성하는 층간 물질 및 중수소가 분포할 위치에 따라 중수소 이온 주입 에너지는 다양하게 변하게 된다. 이온 주입 후 발생할 수 있는 물질적 손상을 방지하기 위해 후속 열처리 공정이 수반된다. 제조된 일반 MOSFET를 사용하여 제안된 중수소이온 주입을 통해 게이트 산화막내 계면 및 bulk 결함이 감소함을 확인하였다. 그러나 이온 주입으로 인해 실리콘 기판의 불순물 농도가 변화할 수 있으므로 이온 주입 조건의 최적화가 필요하다. 중수소 이온 주입된 MOSFET의 CV 및 IV 특성 조사를 통해 이온 주입으로 인한 트랜지스터의 성능 변화는 발생하지 않았다.