• 대한전자공학회논문지SD
• /
• 제39권8호
• /
• pp.1-11
• /
• 2002

다전극 DFB-LD는 외부에서 주입되는 광의 파워에 따라서 발진하는 광출력이 쌍안정성을 보임에 따라, 이를 파장 변환에 활용하거나, 광논리 소자로 활용할 수 있는 가능성이 있다. 본 논문에서는 연산자 분리 시영역 모델을 이용하여 다전극 DFB-LD에서의 광 쌍안정 특성에 대하여 연구하였다. 다전극 DFB-LD에 불균등하게 전류를 인가하여 쌍안정 현상이 발생함을 확인하고, 흡수 영역으로 입력광을 입사하였을 때 발생하는 출력광 파워의 쌍안정 현상도 확인하였다. 그리고 수 ns의 스위칭 시간과 수 pj의 스위칭 에너지를 가진 set 또는 reset 광 펄스의 인가에 의하여 flip-flop 특성을 보임에 따라 광 메모리 소자로서의 동작도 확인하였다. 또한 캐리어 생존시간과 이득 곡선 기울기 등의 조절로서 LD 광 출력의 반응 시간을 줄일 수 있는 가능성을 확인하였다.

• Transactions on Electrical and Electronic Materials
• /
• 제7권1호
• /
• pp.7-11
• /
• 2006

The changes of the electrical conductivity in chalcogenide amorphous semiconductors, $Ge_{1}Se_{1}Te_{2}$, have been studied. A phase change random access memory (PRAM) device without an access transistor is successfully fabricated with the $Ge_{1}Se_{1}Te_{2}$-phase-change resistor, which has much higher electrical resistivity than $Ge_{2}Sb_{2}Te_{5}$ and its electric resistivity can be varied by the factor of $10^5$ times, relating with the degree of crystallization. 100 nm thick $Ge_{1}Se_{1}Te_{2}$ thin film was formed by vacuum deposition at $1.5{\times}10^{-5}$ Torr. The static mode switching (DC test) is tested for the $100\;{\mu}m-sized$ $Ge_{1}Se_{1}Te_{2}$ PRAM device. In the first sweep, the amorphous $Ge_{1}Se_{1}Te_{2}$ thin film showed a high resistance state at low voltage region. However, when it reached to the threshold voltage, $V_{th}$, the electrical resistance of device was drastically reduced through the formation of an electrically conducting path. The pulsed mode switching of the $20{\mu}m-sized$ $Ge_{1}Se_{1}Te_{2}$ PRAM device showed that the reset of device was done with a 80 ns-8.6 V pulse and the set of device was done with a 200 ns-4.3 V pulse.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.174-179
• /
• 2017

We designed the CMOS analog integrate and fire (I&F) neuron circuit for driving memristor based on resistive-switching random access memory (RRAM). And we fabricated the RRAM device that have $HfO_2$ switching layer using atomic layer deposition (ALD). The RRAM device has gradual set and reset characteristics. By spice modeling of the synaptic device, we performed circuit simulation of synaptic device and CMOS neuron circuit. The neuron circuit consists of a current mirror for spatial integration, a capacitor for temporal integration, two inverters for pulse generation, a refractory part, and finally a feedback part for learning of the RRAM. We emulated the spike-timing-dependent-plasticity (STDP) characteristic that is performed automatically by pre-synaptic pulse and feedback signal of the neuron circuit. By STDP characteristics, the synaptic weight, conductance of the RRAM, is changed without additional control circuit.

• 조명전기설비학회논문지
• /
• 제17권2호
• /
• pp.73-80
• /
• 2003

제안된 제어 기법은 아날로그 적분기의 적분시간이 적분기 입력전압의 크기에 반비례하는 원리를 이용하여 이 펄스 변조 스위칭 컨버터를 순시 추종 제어하는 방법을 제시한다. 제안된 제어 방법은 정주파수로 동작하며 제어 스위치가 턴 온 되는 시점에서 시작하여 턴 오프 되는 시간을 아날로그 적분기를 사용하여 계산한다. 전력 변환기의 스위칭 시간을 나타내는 듀티비는 스위칭 변수의 평균치에 의하여 결정되며 추종시간은 한 사이클 내에서 이루어진다. 정상 상태는 물론 과도 상태에서도 정확하게 지령치에 추종하며, 제어기는 제어 변수의 평균치와 제어 기준값을 보정하여 제어 오차가 제로가 되게 제어한다. 제안된 제어 방법은 벅 컨버터를 사용하여 실험하였으며 이를 통하여 실험 결과와 이론이 잘 일치하고 있음을 알 수 있었다.

• Journal of Power Electronics
• /
• 제18권4호
• /
• pp.965-974
• /
• 2018

A new zero-voltage-switching (ZVS) push-pull pulse-width modulation (PWM) converter is proposed in this paper. The wide ZVS condition for all of the switches is obtained by utilizing the energy stored in the output inductor and magnetizing inductance. As a result, the switching losses can be dramatically reduced. A simple auxiliary circuit including two small diodes and one capacitor is added at the secondary side of a high frequency (HF) transformer to reset the primary current during the circulating stage and to clamp the voltage spike across the rectifier diodes, which enables the use of low-voltage and low-cost diodes to reduce the conducting and reverse recovery losses. In addition, there are no active devices or resistors in the auxiliary circuit, which can be realized easily. A detailed steady operation analysis, characteristics, design considerations, experimental results and a loss breakdown are presented for the proposed converter. A 500 W prototype has been constructed to verify the effectiveness of the proposed concept.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제53권8호
• /
• pp.407-414
• /
• 2004

In this paper, a new gray scale expression method that divides the scan lines into multiple blocks is suggested. The proposed method can drive 16 sub-fields per 1 TV field in the panel with XGA ($1366{\times}768$) resolution. The on and off states of even subfields depend on the condition of odd subfields. The write address mode is used in the odd subfields, while the erase address mode is used in the even subfields. Because the ramp reset pulse is applied every 2 sub-fields, both the contrast ratio and the dynamic voltage margin are sufficiently obtained in comparison with previous AWD (Address While Display) methods. In realizing 16 subfields, shortening the scan time in the erase address period was important. The X bias voltage in the erase address period affected the minimum address voltage but did not the delay time of the address discharge. The delay time of the address discharge was affected by the address voltage and the time interval between the last sustain discharge and the scanning time. We also evaluated the dynamic false contour. New method shows an improved image quality in horizontal moving, but discontinuous lines were observed at the boundaries of each block in vertical moving

• 전자공학회논문지
• /
• 제51권2호
• /
• pp.168-172
• /
• 2014

교류형 플라즈마 디스플레이에서 유지기간 중에 자기소거 방전을 발생시켜서 휘도효율을 향상시키기 위한 새로운 유지 구동방법이 제안된다. 일반적인 AC PDP에서 하나의 서브필드 시간은 초기화, 기입, 유지기간으로 나누어져 있다. 그 중 유지기간 동안에 2개의 상판 전극인 X와 Y 전극에 교대로 사각 유지파형이 인가되어 화상을 표시하기 위한 유지기간 중의 플라즈마 방전이 연속적으로 발생된다. 그러나 일반적인 구동방법에 있어서 하판의 A전극에는 기입기간에서 종래의 구동방법에서는 셀을 선택할 때만 기입파형이 구동되고 유지기간 중에는 접지 상태로 놓여있으므로 유지 방전에 관여하지 않는다. 본 실험에서는 유지기간 중에 자기소거 방전을 발생시켜 휘도효율을 상승시키기 위하여 유지펄스의 뒷부분에서 음의 펄스를 A전극에 인가하였다. A전극의 음의 펄스는 주 유지방전이 발생된 후 셀 내부의 공간전하들을 벽전하로 전환시켜서 3전극의 전위가 접지 상태가 될 때 재 축적된 벽전하로 인하여 방전을 한번 더 유도시켰다. 그 결과, 유지기간 중 A 전극의 전압 높이에 따른 휘도 효율을 측정하였고 최적의 구동전압을 적용했을 때 휘도효율을 측정한 결과 종래와 비교해서 약 40 % 향상되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권2호
• /
• pp.128-133
• /
• 2008

Phase-change random access memory (PRAM) chip cell phase of amorphous state is rapidly changed to crystal state above 160 Celsius degree within several seconds during Infrared (IR) reflow. Thus, on-board programming method is considered for PRAM chip programming. We demonstrated the functional 512Mb PRAM with 90nm technology using several novel core circuits, such as metal-2 line based global row decoding scheme, PN-diode cells based BL discharge (BLDIS) scheme, and PMOS switch based column decoding scheme. The reverse-state standby current of each PRAM cell is near 10 pA range. The total leak current of 512Mb PRAM chip in standby mode on discharging state can be more than 5 mA. Thus in the proposed BLDIS control, all bitlines (BLs) are in floating state in standby mode, then in active mode, the activated BLs are discharged to low level in the early timing of the active period by the short pulse BLDIS control timing operation. In the conventional sense amplifier, the simultaneous switching activation timing operation invokes the large coupling noise between the VSAREF node and the inner amplification nodes of the sense amplifiers. The coupling noise at VSAREF degrades the sensing voltage margin of the conventional sense amplifier. The merit of the proposed sense amplifier is almost removing the coupling noise at VSAREF from sharing with other sense amplifiers.

• 전자공학회논문지
• /
• 제50권3호
• /
• pp.174-178
• /
• 2013

플라즈마 디스플레이 패널에서 기입기간 동안 공통전극에서의 벽전하를 이용하여 기입방전특성을 향상시키기 위하여 수정된 구동 파형을 제시한다. 플라즈마 디스플레이의 구동방식에 있어서 초기화 기간 후에 상판의 두 전극에는 음전하가 쌓이게 되고 하판의 기입전극에는 양전하가 쌓이게 된다. 기입기간 중의 기입방전은 주사펄스와 기입펄스가 동시에 인가될 때 발생되는데 주사전극의 음전하와 기입전극의 양전하가 주로 이용된다. 반면에 공통 전극에서는 기입기간 동안 파형인가 없이 전압만 유지하기 때문에 공통전극의 벽전하는 크게 기여하지 않는다. 본 연구에서는 기입기간 중 주사 및 기입 펄스의 인가시각에 맞춰 공통 전극에서도 펄스를 인가하여 기입방전 특성을 조사하였다. 공통 전극에서의 인가전압의 높이와 펄스의 인가시각에 따른 기입 방전특성을 조사하는 실험을 각각 진행하였으며 그 결과 최적의 전압높이와 인가시각 조건하에서 기입방전의 발생시간을 종래보다 약 200 ns 정도 단축시켰다.