• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1493-1500
• /
• 2004

오늘날 상용화되어 운영되고 있는 보안서버시스템은 기밀성과 무결성 그리고 가용성과 같은 보안성을 보장하는 반면 서비스 거부 공격에는 취약한 특성을 가지고 있다. 특히 공개키 기반 암호화 기법을 사용하는 인증시스템은 암ㆍ복호화 속도가 느리기 때문에 인증요청의 폭주로 인해서 서비스가 중단되는 위험에 노출되어 있다. 따라서 서비스 거부공격을 억제하고 합법적인 사용자에게 최대한의 보안성과 가용성을 제공할 수 있는 시스템의 능력이 요구된다. 이의 해결책으로 퍼즐 프로토콜을 수용한 인증모델을 제안하고 검증하였다. 제안 모델은 인증의 점진적인 강화 기법을 사용해서 급속하게 증가하고 있는 서비스거부공격을 억제하고 서비스의 지속성을 보장함으로써 보안서버시스템의 신뢰성을 높여 줄 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제33권2C호
• /
• pp.208-218
• /
• 2008

우리는 RFID(Radio Frequency Identification) 시스템이 여러 가지 장점과 응용으로 인하여 널리 사용되는 자동인식기술이 될 것으로 전망한다. 그러나 프라이버시 침해 문제가 RFID 시스템의 대중화에 걸림돌이 되고 있다. 이와 같은 문제점을 해결하기 위해 많은 연구가 발표되었는데 대부분 암호학적 기법에 중점을 두고 있다. 그 외 모바일 장치를 프록시 에이전트로 사용하는 보안 기법이 있다. 일반적으로 에이전트는 고성능 CPU와 전원을 사용하는 높은 수준의 암호화 모듈을 가지며, 사용자 보안을 보장한다. 본 논문에서는 RFID 프라이버시 보호를 위한 향상된 모바일 에이전트 기법을 제안한다. 제안 기법은 이전 기법에 비해 도청 가능성을 줄이고 태그의 프로토콜 참여를 낮추었다. 그리고 서버도 공개키 암호를 사용하여 쉽게 에이전트를 인증할 수 있다. 또한 다른 에이전트 기법에서 문제시 된 에이전트 자체에 의한 위변조를 방지할 수 있는 장점을 가지고 있다.

• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.328-332
• /
• 2006

정보 보호 응용에 새로운 이슈가 되고 있는 ECC 공개키 암호 알고리즘은 유한체 차원에서의 효율적인 연산처리가 중요하다. 직렬 유한체 곱셈기의 근간은 Mastrovito의 직렬 곱셈기에서 유래한다. 본 논문에서는 polynomial basis 방식을 적용하고 식을 유도하여 Mastrovito의 직렬 유한체 곱셈방식의 3배 성능을 보이는 유한체 곱셈기를 제안하고, HDL로 기술하여 기능을 검증하고 성능을 평가한다. 설계된 3배속 직렬 유한체 곱셈기는 부분합을 생성하는 회로의 추가만으로 기존 직렬 곱셈기의 3배의 성능을 보여주었다. 비도 높은 암호용으로 연구된 유한체 곱셈 연산기는 크게 직렬 유한체 곱셈기, 배열 유한체 곱셈기, 하이브리드 유한체 곱셈기으로 분류되어 왔다. 본 논문에서는 Mastrovito의 곱셈기의 구조를 기본으로 하고, 수식적으로 공통인수를 끌어내어 후처리하는 기법을 유도하여 적용한다. 제안한 방식으로 설계한 새로운 유한체 곱셈기는 HDL로 구현하여 소프트웨어 측면 뿐 아니라 하드웨어 측면에서도 그 기능과 성능을 검증하였다.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.394-402
• /
• 2010

온라인에서 유통되는 수많은 정보들은 데이터로 제작되어 전송되고 있으며 이들 정보들은 타인에 노출될 경우 큰 문제가 발생할 수 있는 정보들이 다수 차지하고 있다. 따라서 과거부터 최근까지 보호가 필요한 정보들의 안전한 유통채널 확보를 위해 다양한 방법들이 연구되고 있으며 그 대표적인 기술이 암호 시스템이다. 암호 시스템은 다양한 수학적 이론과 다양한 암호 알고리즘을 바탕으로 구현되므로 고속 연산의 중심을 두고 연구가 진행되어 지고 있다. 하지만 최근 들어 비공개키 암호 시스템에 비해 공개키 암호 시스템에 대한 연구는 지지부진한 형편이며 따라서 본 논문에서는 대표적인 공개키 암호 시스템인 ECC 암호 시스템에서 고속 공개키 생성을 위한 스칼라곱 연산 시스템을 연구하였다. 제안하는 시스템은 실제 구현을 통해 기존 이진 NAF 시스템과 이진 검색 시스템을 비교 분석 하였고 그 결과 본 논문에서 제안한 시스템이 기존 시스템보다 공개키 생성의 시간적 효율이 우수한 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제12권11호
• /
• pp.1976-1979
• /
• 2008

현재까지 이진 덧셈기에 대한 연구는 다양한 방법으로 연구되었다. 비동기식 덧셈기들의 최악 지연시간과 평균 지연시간에 대한 연구에 의하면, 하이브리드 구조의 캐리선택 덧셈기가 리플캐리 덧셈기에 비해 32비트 비동기 MSC 프로세서에서 17%, 64비트 마이크로프로세서에서 23%의 성능 향상을 보였다. RSA와 같이 복잡하고 고성능의 연산을 필요로 하는 프로세서 시스템에서 는 가장 기본적인 연산을 수행하는 덧셈기에 대한 최적화가 필수적이다. 현재까지 다양한 구조와 여러 가지 방법으로 덧셈기에 대한 면적과 지연시간에 대한 연구는 덧셈 방식이나 덧셈기 구조에 대한 것이 대부분이었다. 본 논문에서는 자동 합성 측면에서 덧셈기의 성능을 분석하고 설계하였다. 덧셈기를 소그룹으로 나누어 각 소그룹에 대한 크기 차이와 합성 방법에 따라서 구현된 덧셈기들의 성능 및 소요면적을 분석하여 복잡한 대단위 연산을 요하는 공개키 암호화프로세서에 적합한 최적화된 덧셈기의 구조를 제안한다.

• 정보보호학회논문지
• /
• 제21권4호
• /
• pp.161-169
• /
• 2011

차량통신에서는 안전한 통신을 제공하기 위해 공캐키 방식을 적용하고 있다. 이를 위해 인증서 취소목록(CRL)은 공격자나 고장난 차량으로부터 보호하고, 차량 네트워크의 전반적인 보안과 안전을 증대시키키 위해 모든 차량에게 빠르게 전파되어야 한다. 즉, 인증서 취소목록을 어떻게 효율적으로 배포할 것인지가 매우 중요해진다. 이를 고려하여 본 논문에서는 T-DMB의 데이터 서비스를 이용한 CRL 분배 기법을 제안한다. 이 기법은 T-DMB 데이터 방송 채널을 이용하여 통신의 신뢰성 확대, 네트워크 커버리지 확대, CRL 실시간 전달을 가능하게 한다. 그리고 기지국(RSU)들이 성글게 설치되거나 설치되지 않은 지역에서도 차량들은 T-DMB 인프라를 통해 최신의 CRL들을 획득할 수 있다. 이 기법을 완성하기 위해 새로운 TPEG 응용 서비스를 설계하였다.

• 한국정보통신학회논문지
• /
• 제21권6호
• /
• pp.1083-1091
• /
• 2017

NIST 표준에 정의된 소수체(prime field) GF(p) 상의 224-비트 타원곡선을 지원하는 타원곡선 암호 프로세서를 설계하였다. 타원곡선 암호의 핵심 연산인 스칼라 점 곱셈을 수정형 Montgomery ladder 알고리듬을 이용하여 구현하였다. 점 덧셈과 점 두배 연산은 투영(projective) 좌표계를 이용하여 연산량이 많은 나눗셈 연산을 제거하였으며, 소수체 상의 덧셈, 뺄셈, 곱셈, 제곱 연산만으로 구현하였다. 스칼라 점 곱셈의 최종 결과값은 다시 아핀(affine) 좌표계로 변환되어 출력하며, 이때 사용되는 역원 연산은 Fermat's little theorem을 이용하여 구현하였다. 설계된 ECC 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다. $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 10 MHz의 동작 주파수에서 2.7-Kbit RAM과 27,739 GE로 구현되었고, 최대 71 MHz의 동작 주파수를 갖는다. 스칼라 점 곱셈에 1,326,985 클록 사이클이 소요되며, 최대 동작 주파수에서 18.7 msec의 시간이 소요된다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.901-908
• /
• 2020

몽고메리 모듈러 역원 연산을 확장 가능형 하드웨어로 구현하기 위한 방법에 대해 기술한다. 제안되는 확장 가능형 구조는 워드 (32-비트) 단위로 연산을 수행하는 처리요소의 1차원 배열 구조를 가지며, 사용되는 처리요소의 개수에 따라 성능과 하드웨어 크기를 조절할 수 있다. 설계된 확장 가능형 몽고메리 모듈러 역원기를 Spartan-6 FPGA 소자에 구현하여 하드웨어 동작을 검증하였다. 설계된 역원기를 180-nm CMOS 표준 셀로 합성한 결과, 사용되는 처리요소의 개수 1~10에 따라 동작 주파수는 167~131 MHz, 게이트 수는 60,000~91,000 GEs (gate equivalents)로 평가되었다. 256 비트 모듈러 역원 연산의 경우, 처리요소의 개수 1~10에 따라 평균 18.7~118.2 Mbps의 연산성능을 갖는 것으로 예측되었다. 제안된 확장 가능형 모듈러 역원 연산기는 사용되는 처리요소의 개수에 따라 연산성능과 게이트 수 사이에 교환조건이 성립하며, 따라서 응용분야에서 요구되는 연산성능과 하드웨어 요구량에 최적화된 모듈러 역원 연산회로를 구현할 수 있다.

• 정보보호학회논문지
• /
• 제7권2호
• /
• pp.73-92
• /
• 1997

모듈라 멱승 연산(M$^{E}$ modN)은 공개키 암호시스템에 있어서 가장 기본적이고 중요한 연산들 중 하나이다. 그런데 이는 512-비트 이상의 정수들과 같이 매우 큰 수들을 다루기 때문에, 수행속도가 느려서 빠른 연산 알고리즘을 필요로 한다. 모듈라 멱승 연산은 모듈라 곱셈의 반복 수행으로 이루어져있고, 이 때의 반복횟수는 지수(E)에 대한 덧셈사슬의 길이에 의해 결정된다. 따라서, 모듈라 멱승 연산을 빠르게 수행하기 위한 방법에는 두 가지가 있을 수 있다. 하나는 보다 짧은 덧셈사슬을 구함으로써 모듈라 곱셈의 반복횟수를 줄이는 것이고, 다른 하나는 각각의 모듈라 곱셈을 빠르게 수행하는 것이다. 본 논문에서는 하나의 덧셈사슬 휴리스틱과 두 개의 모듈라 곱셈 알고리즘들을 제안한다. 두개의 모듈라 곱셈 알고리즘들 중 하나는 서로 다른 두 수들 간의 모듈라 곱셈을 빠르게 수행하기 위한 것이고, 다른 하나는 모듈라 제곱을 빠르게 수행하기 위한 것이다. 본 논문에서 제안하는 덧셈사슬 휴리스틱은 기존의 알고리즘들보다 짧은 덧셈사슬을 찾을 수 있다. 본 논문에서 제안하는 모듈라 곱셈 알고리즘들은 기존의 알고리즘들 보다 1/2 이하의 단정도 곱셈만으로 모듈라 곱셈을 수행한다. 실제로 PC에서 구현하여 수행한 결과, 기존의 알고리즘들 중 가장 좋은 성능을 보이는 Montgomery 알고리즘에 비해 30~50%의 성능향상을 보인다.

• 정보보호학회논문지
• /
• 제18권5호
• /
• pp.3-16
• /
• 2008

무선 센서 네트워크는 센서 노드 또는 모트(mote)라 불리는 소형 장치들로 이루어진 무선 네트워크이다. 최근 센서 네트워크에 대한 연구가 활발한 가운데 센서 네트워크에서의 보안에 관한 연구 또한 활발히 진행되고 있다. 센서 노드 및 센서 네트워크 상의 정보를 안전하게 저장, 전송하기 위해서는 암호 알고리즘의 구현이 필요하며, 이 암호 알고리즘들은 센서 노드의 한정된 자원을 효과적으로 활용할 수 있도록 효율적인 구현이 필수적이다. 센서 노드 상에서 이용될 수 있는 암호로는 TinyECC 등의 공개키 암호와 AES와 같은 표준 블록 암호가 있으나, 스트림 암호는 최근에서야 eSTREAM 프로젝트에서 표준화가 완료되어 아직 센서 노드상에서 사용 가능성이 명확하지 않은 실정이다. 이에 본 논문에서는 eSTREAM의 2단계와 3단계에 채택되었던 10개 소프트웨어 기반 암호들 중 9개의 암호들을 MicaZ 모트 상에 구현하여 성능을 비교하고, 특히 최종적으로 eSTREAM에 채택된 SOSEMANUK, Salsa20, Rabbit을 포함한 6개 암호에 대해서는 MicaZ에 적합하도록 최적화하였다. 또한 참조 구현으로써 하드웨어용 스트림 암호 및 AES-CFB에 대한 실험 결과도 제시한다. 본 논문의 실험에 따르면, 대부분의 스트림 암호가 약 31Kbps - 406Kbps의 암호화 성능을 보임으로써 센서 노드에서 사용하기에 큰 무리가 없음을 확인할 수 있었다. 특히 최종적으로 채택된 SOSEMANUK, Salsa20, Rabbit의 경우 센서 노드에 적합한 128바이트 크기의 작은 패킷의 암호화에서 각각 406Kbps, 176Kbps, 121Kbps의 속도를 보여주고, 70KB, 14KB, 22KB의 ROM및 2811B, 799B, 755B의 RAM을 사용함으로써, 106Kbps의 속도를 보여준 소프트웨어 기반 AES에 비해 우수한 성능을 보임을 알 수 있었다.