
Polynomial basis 방식의 3배속 직렬 유한체 곱셈기

문상국*

3X Serial GF(2^m) Multiplier Architecture on Polynomial Basis Finite Field

Sangook Moon*

요 약

정보 보호 응용에 새로운 이슈가 되고 있는 ECC 공개키 암호 알고리즘은 유한체 차원에서의 효율적인 연산처리가 중요하다. 직렬 유한체 곱셈기의 근간은 Mastrovito의 직렬 곱셈기에서 유래한다. 본 논문에서는 polynomial basis 방식을 적용하고 식을 유도하여 Mastrovito의 직렬 유한체 곱셈방식의 3배 성능을 보이는 유한체 곱셈기를 제안하고, HDL로 기술하여 기능을 검증하고 성능을 평가한다. 설계된 3배속 직렬 유한체 곱셈기는 부분합을 생성하는 회로의 추가만으로 기존 직렬 곱셈기의 3배의 성능을 보여주었다. 비도 높은 암호용으로 연구된 유한체 곱셈 연산기는 크게 직렬 유한체 곱셈기, 배열 유한체 곱셈기, 하이브리드 유한체 곱셈기로 분류되어 왔다. 본 논문에서는 Mastrovito의 곱셈기의 구조를 기본으로 하고, 수식적으로 공통인수를 끌어내어 후처리하는 기법을 유도하여 적용한다. 제안한 방식으로 설계한 새로운 유한체 곱셈기는 HDL로 구현하여 소프트웨어 측면 뿐 아니라 하드웨어 측면에서도 그 기능과 성능을 검증하였다.

ABSTRACT

Efficient finite field operation in the elliptic curve (EC) public key cryptography algorithm, which attracts much of latest issues in the applications in information security, is very important. Traditional serial finite multipliers root from Mastrovito's serial multiplication architecture. In this paper, we adopt the polynomial basis and propose a new finite field multiplier, inducing numerical expressions which can be applied to exhibit 3 times as much performance as the Mastrovito's. We described the proposed multiplier with HDL to verify and evaluate as a proper hardware IP. HDL-implemented serial GF (Galois field) multiplier showed 3 times as fast speed as the traditional serial multiplier's adding only partial-sum block in the hardware. So far, there have been grossly 3 types of studies on GF(2^m) multiplier architecture, such as serial multiplication, array multiplication, and hybrid multiplication. In this paper, we propose a novel approach on developing serial multiplier architecture based on Mastrovito's, by modifying the numerical formula of the polynomial-basis serial multiplication. The proposed multiplier architecture was described and implemented in HDL so that the novel architecture was simulated and verified in the level of hardware as well as software.

키워드

암호, 타원곡선, 공개키, 유한체, 유한체 곱셈기, GF(2^m), HDL

I. 서 론

타원 곡선 연산에 필수적으로 사용되는 유한체 곱셈

연산기에는 크게 직렬 유한체 곱셈기, 배열 유한체 곱셈기, 하이브리드 유한체 곱셈기가 존재한다. 직렬 유한체 곱셈기는 Mastrovito에 의하여 제안되어 유한체 곱셈기의

가장 기본적인 구조로 자리잡아 왔고 [1], 이를 병렬로 처리하기 위해 m배의 자원을 투자하여 m배의 속도를 얻어낸 결과가 2차원 배열 유한체 곱셈기이다 [2]. 배열 유한체 곱셈기는 가격대 성능비에 있어서 효율이 떨어지는 반면, 이런 기존 방식의 장점만을 취하여 제안된 방식이 가격대 성능비가 가장 우수한 하이브리드 곱셈기이다 [3]. 하지만 이 하이브리드 곱셈기는 사용 가능한 유한체로서 차수가 합성수인 합성수 유한체를 사용하기 때문에 암호학적인 안전도가 떨어져 많은 응용 분야에의 적용에 힘들다. 이에 Mastrovito의 곱셈기를 새롭게 응용하여 제안된 곱셈기가 공통인수 후처리방식에 기반한 유한체 곱셈기이다 [4]. 본 논문에서는 공통인수 후처리방식에 기반한 유한체 곱셈기를 응용하여 기존 직렬 유한체 곱셈기의 성능을 3배로 확장한 곱셈기를 구현하여 HDL로 구현하여 기능을 검증하고 성능을 평가한다.

II. 공통인수 후처리방식 유한체 곱셈기

이 방식은 Mastrovito의 직렬 곱셈기의 구조를 바탕으로 한다. 유한체 원소 표현 방식으로는 표준 기저 방식을 사용하며, 주어진 $GF(2^m)$ 상의 임의의 두 원소를 표준 기저로 표현한 다항식이 각각 $A(x) = \sum_{i=0}^{m-1} a_i x^i$, $B(x) = \sum_{i=0}^{m-1} b_i x^i$ 라고 하면 곱셈결과 값인 $Z(x)$ 는 다음 식 (1)과 같이 나타내어지고, 이를 전통적인 직렬 곱셈기의 형태로 구현하면 그림 (1)과 같다.

$$Z(x) = A(x) \sum_{i=0}^{m-1} b_i x^i = \sum_{i=0}^{m-1} b_i (x^i A(x)) \pmod{P(x)}$$

$$= [b_0 A(x) + \dots + b_{m-1} x^{m-1} A(x)] \pmod{P(x)} \quad (1)$$




그림 1. Mastrovito의 직렬 곱셈기
Fig. 1. Mastrovito's serial multiplier

이는 Mastrovito의 x 곱셈 회로를 사용하여 최대 $m-1$ 차수 다항식으로 줄게 되며 다음 그림 1과 같이 구현된다. 이것이 Mastrovito의 직렬 유한체 곱셈기이다. Mastrovito의 직렬 유한체 곱셈기는 적은 면적을 차지하면서 클럭 사이클을 주기로 쉬프트 레지스터에 그림과 같은 규칙으로 값을 주고받아 최종적으로 m 사이클 후에 원하는 유한체 곱셈 결과를 얻게 된다.

공통인수 후처리방식의 유한체 곱셈기의 핵심적인 부분은 기준이 되는 식을 분리하는 것이다. 식 (1)을 t 등분으로 분리하여 각각 하드웨어 자원을 할당함으로써 t 배의 성능 향상을 유도하는 것이다. t 배의 성능을 발휘하는 확장 구조식은 다음식 (2)와 같이 정리된다.

$$Z_{ik}(x) = [b_0 A(x) + b_{t^k} x^{t^k} A(x) + \dots] \pmod{P(x)}$$

$$Z_{ik+1}(x) = x [b_1 A(x) + b_{t+1} x^t A(x) + \dots] \pmod{P(x)}$$

$$Z_{ik+2}(x) = x^2 [b_2 A(x) + b_{t+2} x^t A(x) + \dots] \pmod{P(x)}$$

$$\vdots$$

$$\vdots$$

$$Z_{ik+(t-1)}(x) = x^{t-1} [b_{t-1} A(x) + \dots] \pmod{P(x)} \quad (2)$$

공통인수 후처리 방식의 곱셈기의 구현에는 연산 블록 별로 해당되는 제어 mux와 x^t 제곱 연산기가 필요하다. 이 구조의 가장 큰 장점은, 기존의 직렬 곱셈기와 거의 비슷한 최대 임계 경로 (critical path delay)를 가지므로 고속 연산에 적당하다.

III. 제안된 곱셈기의 성능 평가

3배속 직렬 유한체 곱셈기를 구현하기 위해, 식 (2)를 변형하면 다음식 (3)과 같이 나타낼 수 있다.

$$Z_{3k}(x) = [b_0 A(x) + b_3 x^3 A(x) + \dots] \pmod{P(x)}$$

$$Z_{3k+1}(x) = x [b_1 A(x) + b_4 x^3 A(x) + \dots] \pmod{P(x)}$$

$$Z_{3k+2}(x) = x^2 [b_2 A(x) + b_5 x^3 A(x) + \dots] \pmod{P(x)} \quad (3)$$

식 (3)의 첫 번째 식을 분석해보면, Mastrovito의 직렬 곱셈방식의 기본적인 형태로 이루어져 있지만, 곱셈의 차

수가 3씩 증가한다는 점을 알 수가 있고, 두 번째, 세 번째 식은 첫 번째 기본적인 수식에 b의 차수만 다르게 같은 형태를 취하며, 각각 최종 합에 x와 x²을 곱해서 처리해야 하는 구조로 이루어져 있다는 점을 알 수가 있다.

3배속 직렬 유한체 곱셈 구현의 핵심적인 부분이 되는 x³A(x) 회로의 구조를 얻기 위해서 다음 식 (4)와 같이 정리할 수 있다.

$$x^3A(x) = a_0x^3 + a_1x^4 + \dots + a_{m-4}x^{m-1} + a_{m-3}x^m + a_{m-2}x^{m+1} + a_{m-1}x^{m+2} \quad (4)$$

이 식에서 x^m, x^{m+1}, x^{m+2} 항을 변형하여 최고차 항이 x^{m-1}이 되도록 만들기 위해, 오른쪽 끝에서 3 항을 다음 식 (5)와 같이 정리하였다.

$$\begin{aligned} x^m &= p_0 + p_1x + \dots + p_{m-2}x^{m-2} + p_{m-1}x^{m-1} \\ x^{m+1} &= p_0x + p_1x^2 + \dots + p_{m-2}x^{m-1} + p_{m-1}x^m \\ x^{m+2} &= p_0x^2 + p_1x^3 + \dots + p_{m-2}x^m + p_{m-1}x^{m+1} \end{aligned} \quad (5)$$

여기서 계산을 간편하게 하기 위하여 소수 다항식 (primitive polynomial)의 특성을 이용한다. 높은 암호화적인 복잡도의 특성을 나타내는 소수 다항식은 주로 3항 다항식 (trinomial)이나 5항 다항식 (pentanomial)이 사용된다 [5]. 이 3항 다항식이나 5항 다항식 공통으로 해당되는 특성은 계수 p_{m-1}과 p_{m-2}가 각각 0의 값을 가진다는 것이다. 따라서 이 성질을 이용하면 식 (5)는 다음과 같이 간이화되어 차수를 m-1차로 줄일 수 있다.

$$\begin{aligned} x^{m+1} &= p_0x + p_1x^2 + \dots + p_{m-2}x^{m-1} \\ x^{m+2} &= p_0x^2 + p_1x^3 + \dots + p_{m-3}x^{m-1} \end{aligned} \quad (6)$$

식 (5)와 식 (6)을 식 (4)에 대입하여 정리하면 다음과 같은 식 (7)을 얻는다.

$$\begin{aligned} x^3A(x) &= a_{m-3}p_0 \\ &+ (a_{m-3}p_1 + a_{m-2}p_0)x \\ &+ (a_{m-3}p_2 + a_{m-2}p_1 + a_{m-1}p_0)x^2 \\ &+ (a_0 + a_{m-3}p_3 + a_{m-2}p_2 + a_{m-1}p_1)x^3 \\ &+ (a_1 + a_{m-3}p_4 + a_{m-2}p_3 + a_{m-1}p_2)x^4 \\ &+ \dots \\ &+ (a_{m-4} + a_{m-3}p_{m-1} + a_{m-2}p_{m-2} + a_{m-1}p_{m-3})x^{m-1} \end{aligned} \quad (7)$$

식 (7)을 회로도도로 표현하면 3배속 유한체 곱셈기의 핵심이 되는 x³ 곱셈 회로인 다음 그림 2로 나타낼 수 있다.

그림 2는 3배속 곱셈기를 구현하기 위하여 x³의 계수를 곱하는 수식에 해당하는 회로에 대한 것이다. XOR 연산 회로에 a의 값에 따른 항들이 많이 붙어 있는 것처럼 보이지만, 실제로 값이 큰 항의 다항식에서 a값이 확률적으로 그리 많지 않기 때문에 실제 구현은 그림에서 보는 것보다 간단하게 구현된다. 이 외에, x의 계수를 곱하는 Mastrovito의 기본 블록과 x²의 계수를 곱하는 블록이 합쳐져서 이 세 블록이 동시에 작동되면 Mastrovito의 곱셈을 수행하는 동시에 3분의 1에 해당하는 속도로 곱셈 결과를 얻을 수 있다.




그림 2. x³ 곱셈 회로의 블록도
Fig. 2. Block diagram of x³ multiplying circuit

IV. 구현 및 성능 평가

그림 2에서 나타난 x³ 곱셈 회로를 이용하여 식 (3)에 적용시켜 그림 3과 같은 3배속 유한체 곱셈기를 HDL로 구현하였다. 그림 3에서 각각의 Z 모듈 블록에는 그림 2에서 얻은 x³ 곱셈 회로를 사용하였다.

3배속 유한체 곱셈기를 검증하기 위해서, 동작이 검증된 Mastrovito의 직렬 곱셈기를 C 언어로 구현하고 테스트 벡터로서 193비트 임의의 난수를 발생시켜 입력하였다. C 언어로 기술된 직렬 곱셈기는 알고리즘에 기초하여 기술되었기 때문에 오류를 발생시키지 않으며 결과는 알고리즘의 흐름에 따른 부분 결과를 살핌으로써 확인되었다. 다음으로 본 논문의 III장에서 제시한 방법에 의해 유한체

곱셈기를 C 언어로 구현한 다음 결과가 확인된 C 프로그램의 결과와 비교하여 결과가 맞음을 확인하여 수식적으로 검증된 알고리즘을 실제 구현적으로 검증하는 것을 확인하였다.

설계에 걸리는 시간을 단축하고 오류를 쉽게 수정할 수 있도록 RTL 수준에서 HDL [6]을 사용하여 하드웨어를 기술하고 합성을 수행하였다. 사용된 표준 셀 (standard cell) 라이브러리는 삼성전자의 0.35um 공정의 std90이다. 합성 툴은 Synopsys Design Analyzer 에 포함되어 있는 Synopsys Design Compiler [7]를 사용하였으며 SDF (Standard Delay Format) 파일의 추출에는 CubicWare의 CubicDelay [8]를 사용하였다.




그림 3. 3배속 유한체 곱셈기

표 1은 최종 합성 결과로서 193 비트 3 배속 곱셈기에 대해 구현하여 수행한 결과이다. IC 카드용 하드웨어는 물론 고속 어플리케이션에 사용되기에 충분한 결과를 보였다. 또한 게이트 단위 면적을 보더라도 25 mm²의 제한을 두는 IC 카드의 칩 면적 이내에서 활용되기에 충분한 결과를 보인다.

표 1. 193 비트 유한체 곱셈기의 합성 결과
Table 1. Synthesized result of 193-bit GF multiplier

	제안된 곱셈기
임계경로지연	0.7 ns
동작 주파수	1.42 GHz
단위게이트 수	6,563
사용공정	삼성전자 0.35um st90

V. 결 론

본 논문에서는 Diffie-Hellman [9] 키 교환 방식을 바탕으로 하는 Elgamal [10] 타원 곡선 암호 시스템에서 적은 면적을 소비하면서도 빠른 암호화, 복호화를 수행할 수 있는 polynomial 기저 방식의 직렬 3배속 유한체 곱셈기를 수식으로 유도하여 제안하고 제안한 알고리즘과 구조를 이용하여 HDL로 구현하여 그 성능을 검증하고 평가하였다. 제안하는 구조의 의도는 허용하는 만큼의 자원을 투자하여 성능을 극대화 하는데 초점을 맞추었다. 설계 및 합성 결과는 IC 카드와 같이 수행 연산 규모나 자원 규모가 제한되는 어플리케이션에 적합한 것으로 나타났다. 특히, 차세대 비밀 키 암호 알고리즘인 AES에 채택된 Rijndael에는 내부적으로 8비트 유한체 곱셈 방식을 사용하기 때문에 차후 이 8비트 유한체 곱셈이 큰 비트 수로 확장이 될 경우 본 논문에서 제시한 곱셈 방식이 적용될 수도 있어 많은 응용을 기대할 수 있다.

참고문헌

- [1] E. D. Mastrovito, "VLSI Architectures for Computations in Galois Fields," *Linkoping Studies in Science and Technology Dissertations*, No. 242, 1991.
- [2] C. Wang and J. Lin, "Systolic Array Implementation of Multipliers for Finite Fields GF(2^m)," *IEEE Transactions on Circuits and Systems*, vol. 38, no. 7, pp. 796-800, July 1991.
- [3] C. Paar, "Efficient VLSI Architectures for Bit-Parallel Computation in Galois Fields," Ph.D. thesis, Institute for Experimental Mathematics, University of Essen, Essen, Germany, June 1994.
- [4] 문상국, "타원곡선 암호용 프로세서를 위한 고속 VLSI 알고리즘의 연구와 구현", 연세대학교 대학원 박사학위 논문집, 2002.
- [5] L. Song, "Low-Power VLSI Architectures for Finite Field Applications," Ph.D. thesis, UMI Microform 9935004, 1999.
- [6] D. E. Thomas and Philip Moorby, *The Verilog Hardware Description Language*, Kluwer Academic Publishers, 1991.

- [7] *Design Compiler Reference Manual Fundamentals*, Synopsys, Jan. 1997.
- [8] *Design Compiler Reference Manual Optimization and Timing Analysis*, Synopsys, Jan. 1997.
- [9] W. Diffie and M. Hellman, "New directions in cryptography," *IEEE Transactions on Information Theory*, pp. 644-654, Nov. 1976.
- [10] T. Elgamal, "A Public key cryptosystem and a signature scheme based on discrete logarithms," *IEEE Transactions on Information Theory*, vol. 31, pp. 469-472, 1985.

저자소개

문상국(SangookMoon)



1995 연세대학교 전자공학 학사
1997 연세대학교 전자공학 석사
2002 연세대학교 전자공학 박사
2002~2004 하이닉스반도체 선임연구원

2004~현재 목원대학교 전자정보보호공학부 전임강사
※ 관심분야: 정보보호 VLSI 설계, Data encryption, 유비쿼터스 컴퓨팅 보안