• 한국전자통신학회논문지
• /
• 제15권2호
• /
• pp.357-362
• /
• 2020

군 전술정보통신체계(TICN: Tactical Information and Communication Network)의 하위체계라 할 수 있는 전술다기능단말기(TMFT: Tactical Multi-Functional Terminal)는 개인 사용자에게 음성통화, 데이터 송수신, 멀티미디어 서비스를 제공하는 체계이다. 2011년도 개발당시 전술다기능단말기 전원회로는 충전IC를 거쳐 각각의 소자에 전원을 공급하는 구조였으나, 새로 개선된 전원회로는 충전IC를 별도로 구성하지 않고 PMIC(Power Management Integrated Circuit)를 통해 각 소자에 전원이 공급되도록 하였다. 본 논문에서는 개발단계의 전원회로설계가 적용된 전술다기능단말기와 신규 PMIC를 적용한 전술다기능단말기의 전원구조를 비교하였다. 그리고 소비전류, 충전시간, 충전 시 단말기 온도상승 등의 성능평가를 통해서 설계 개선 및 부품의 적합성을 검증하였다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.63-68
• /
• 2009

본 논문에서는 CCD 이미지 센서용 PMIC를 제안한다. CCD 이미지 센서는 온도에 민감하다. 일반적으로 낮은 효율을 갖는 PMIC에 의해 열이 발생된다. 발생된 열은 CCD 이미지 센서의 성능에 영향을 미치므로 높은 효율을 갖는 PMIC를 사용함으로써 최소화 시켜야 한다. 고효율의 PMIC개발을 위해 입력단은 동기식 step down DC-DC컨버터로 설계하였다. 제안한 PMIC의 입력범위는 5V~15V이고 PWM 제어방식을 사용하였다. PWM 제어회로는 삼각파 발생기, 밴드갭 기준 전압회로, 오차 증폭기, 비교기로 구성된다. 삼각파 발생기는 1.2MHz의 발진 주파수를 가지며, 비교기는 2단 연산 증폭기로 설계되었다. 오차 증폭기는 40dB의 DC gain과 $77^{\circ}$ 위상 여유를 갖도록 설계하였다. step down DC-DC 컨버터의 출력은 Charge pump의 입력으로 연결된다. Charge pump의 출력은 PMIC의 출력단인 LDO의 입력으로 연결된다. PWM 제어회로와 Charge pump 그리고 LDO로 구성된 PMIC는 15V, -7.5V, 5V, 3.3V의 출력전압을 갖는다. 제안한 PMIC는 0.35um 공정으로 설계하였다.

• 융합정보논문지
• /
• 제10권8호
• /
• pp.47-52
• /
• 2020

본 연구에서는 자동차용 강압 DC-DC 컨버터 모듈 설계 방법 중 변조 스위칭 잡음과 전자파 방사의 감소방법에 대한 시뮬레이션 연구가 수행되었다. PMIC(Power Management Integrated Circuit) 칩을 이용한 4층 PCB 기본 회로가 제시되었고, 컨버터 모듈의 두 입력단자(+, -) 및 입력 필터와 PMIC 사이에서의 전자파 잡음과 전자기 방사 특성에 대한 시뮬레이션이 1.0~5.0MHz 대역과 100MHz 대역에서 수행되었다. 전도성 방사 특성은 3.0MHz와 104MHz에 대한 결과를 제시하였고, 입력포트로 되돌아오는 전도성 방사를 줄이기 위해 컨버터 출력 단자를 PCB의 3층 혹은 4층에 입력단의 전류 흐름과 반대되는 방향으로 배치하여 평균 10dB 이상의 개선효과가 나타났다. 본 연구 결과는 지금까지 제시된 불요 전자파 감소 방법에 비해 개선효과가 높아 향후 컨버터 모듈 설계에 유용하게 활용될 것으로 기대된다.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.174-179
• /
• 2018

본 논문에서 저전력 PMIC를 위한 고효율 DC-DC 변환기를 설계하였다. IoT 및 웨어러블 기기의 발전에 따라 전력 공급을 위한 고효율 에너지 습득 기술이 중요해지고 있다. 에너지 습득을 통해서 얻을 수 있는 전압은 낮고 넓은 분포의 값을 가지므로 이를 사용하기 위해서 넓은 입력 전압 범위에서 고효율을 얻을 수 있는 설계 기법이 필수적이다. 넓은 입력 전압 범위에서 일정한 스위칭 주파수를 얻기 위해 전원 전압 변화 감지 회로를 이용한 주파수 보상 회로를 설계했으며, 낮은 전력에서 고효율을 얻기 위해 burst-mode 제어 회로를 구성하여 정밀한 스위칭 동작을 제어하였다. 설계한 DC-DC 벅 변환기는 0.95~3.3V의 입력 전압 조건에서 0.9V를 출력하며 부하 전류가 180uA일 때 최대 78%의 효율을 얻을 수 있다.

• 한국산학기술학회논문지
• /
• 제16권1호
• /
• pp.627-633
• /
• 2015

본 논문에서는 고속 PMIC(Power Management Integrated Circuit) 회로를 위한 저전압 입력 보호기능을 가지는 모바일용 LDO(Low Drop-Out) 레귤레이터를 설계하였다. 설계된 LDO 레귤레이터는 밴드갭 기준전압회로, 오차 증폭회로, 파워 트랜지스터 등으로 이루어진다. LDO 레귤레이터는 3.3 V 전원전압으로부터 2.5 V 출력을 갖도록 설계되었으며, 저전압 입력보호 기능을 하는 UVLO 회로는 전원부와 파워 트랜지스터 사이에 삽입된다. 또한 UVLO는 3.3 V 구동전압에서, 하강시 1.2 V 에서 LDO 레귤레이터 동작을 멈추게 하고, 구동전압 상승 시 2.5 V 에서 LDO 레귤레이터가 정상 동작한다. $0.35{\mu}m$ 5 V 저전압 CMOS 공정을 사용하여 모의실험 한 결과, 설계한 LDO 레귤레이터는 0.713 mV/V의 라인레귤레이션을 가지고, 부하전류가 0 mA에서 40 mA로 변할 때 $8.35{\mu}V/mA$의 로드레귤레이션을 보였다.

• 한국산학기술학회논문지
• /
• 제11권4호
• /
• pp.1222-1228
• /
• 2010

고속 PMIC를 위한 빠른 천이 응답 시간을 가지는 CMOS LDO 레귤레이터를 설계하였다. 제안하는 LDO 레귤레이터 회로는 기준전압회로와 오류증폭회로, 파워 트랜지스터 등으로 이루어지며, 출력전압의 안정성을 높이기 위하여 오류증폭 회로와 파워 트랜지스터 사이에 버퍼로써 2단 광대역 OTA를 추가하였다. 기존의 연구에서 제안된 가장 간단하게 구현할 수 있는 버퍼로는 소스팔로워 구조가 있으나, 출력 스윙이 좁고 신호 대 잡음비가 저하되는 문제점이 있었다. 본 논문에서는 2단 광대역 OTA를 버퍼로 사용하여 LDO 전압 레귤레이터의 출력 특성을 개선하였다. $0.5{\mu}m$ CMOS 공정을 이용하여 모의실험 한 결과, 라인 레귤레이션은 16 mV/V, 부하 레귤레이션 0.007 %/mA를 얻었다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.260-264
• /
• 2016

MAX77846은 MAX77826과 호환해서 최신 웨어러블 시계와 3G/4G 스마트폰용의 전력모듈(PMIC)로 사용된다. MAX77846은 주변장치의 전력을 공급하기 위해 N 채널 MOSFET와 고효율의 레귤레이터, 비교기 등으로 구성되어 있다. 또한, 완전한 적용성과 각각의 레귤레이터 출력전압을 제공하기 위해 $I^2C$ 연산을 위해 전력 on/off 제어 로직을 제공한다. 이 논문에서 MAX77846을 기반으로 한 축약된 전력 매크로 모델을 전류와 시간에 대한 배터리 전압의 상태를 검증하기 위해 설계하고 LTspice로 시뮬레이션을 수행한다. Samsung Galaxy Gear 2 용 충전된 배터리 용량이 실시간으로 주요기능을 수행하는데 흐르는 전류를 측정한 후 특정한 기능을 수행하는데 사용가능한 시간을 검증하여 차세대 전력 모듈의 설계변수로 활용하는데 있다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.239-244
• /
• 2013

본 논문에서는 고속 PMIC(Power Management Integrated Circuit) 회로를 위한 저전압 입력 보호기능을 가지는 UVLO(Under Voltage Lock Out) 기능이 탑재된 LDO(Low Drop-Out) 레귤레이터를 설계하였다. 설계된 LDO 레귤레이터는 밴드갭 기준전압 회로, 오차 증폭회로, 파워 트랜지스터 등으로 이루어지진다. LDO 레귤레이터는 5 V 전원전압으로부터 3.3 V 출력을 갖도록 설계되었으며, 저전압 입력보호 기능을 하는 UVLO 회로는 전원부와 파워 트랜지스터 사이에 삽입된다. 또한 UVLO는 5 V 구동전압에서, 하강 시 2.7 V 에서 LDO 레귤레이터 동작을 멈추게 하고, 구동전압 상승 시 4.0 V 에서 LDO 레귤레이터가 정상 동작한다. $1{\mu}m$ 20 V 고전압 CMOS 공정을 사용하여 모의실험 한 결과, 설계한 LDO 레귤레이터는 5.88 mV/V의 라인레귤레이션을 가지고, 부하전류가 0 mA에서 200 mA로 변할 때 27.5 uV/mA의 로드레귤레이션을 보였다.

• 전력전자학회논문지
• /
• 제25권5호
• /
• pp.412-419
• /
• 2020

In this study, a 70 W buck converter using GaN metal-oxide-semiconductor field-effect transistor (MOSFET) is developed. This converter exhibits over 97 % efficiency, high power density, and 48 V-to-12 V/1.2 V/1 V (triple output). Three gate drivers and six GaN MOSFETs are placed in a 1 ㎠ area to enhance power density and heat dissipation capacity. The theoretical switching and conduction losses of the GaN MOSFETs are calculated. Inductances, capacitances, and resistances for the output filters of the three buck converters are determined to achieve the desired current, voltage ripples, and efficiency. An equivalent circuit model for the thermal analysis of the proposed triple-output buck converter is presented. The junction temperatures of the GaN MOSFETs are estimated using the thermal model. Circuit operation and temperature analysis are evaluated using a circuit simulation tool and the finite element analysis results. An experimental test bed is built to evaluate the proposed design. The estimated switch and heat sink temperatures coincide well with the measured results. The designed buck converter has 130 W/in³ power density and 97.6 % efficiency.

• 한국산업융합학회 논문집
• /
• 제21권6호
• /
• pp.265-271
• /
• 2018

DC-DC buck converter is a critical building block in the power management integrated circuit (PMIC) architecture for the portable devices such as cellular phone, personal digital assistance (PDA) because of its power efficiency over a wide range of conversion ratio. To ensure a safe operation, avoid unexpected damages and enhance the reliability of the converter, fully-integrated protection circuits such as over voltage protection (OVP), under voltage lock out (UVLO), startup, and thermal shutdown (TSD) blocks are designed. In this paper, these three fully-integrated protection circuit blocks are proposed for use in the DC-DC buck converter. The buck converter with proposed protection blocks is operated with a switching frequency of 1 MHz in continuous conduction mode (CCM). In order to verify the proposed scheme, the buck converter has been designed using a 180 nm CMOS technology. The UVLO circuit is designed to track the input voltage and turns on/off the buck converter when the input voltage is higher/lower than 2.6 V, respectively. The OVP circuit blocks the buck converter's operation when the input voltage is over 3.3 V, thereby preventing the destruction of the devices inside the controller IC. The TSD circuit shuts down the converter's operation when the temperature is over $85^{\circ}C$. In order to verify the proposed scheme, these protection circuits were firstly verified through the simulation in SPICE. The proposed protection circuits were then fabricated and the measured results showed a good matching with the simulation results.